[发明专利]CMOS工艺中的图案化步骤的选择性偏置补偿

说明书

技术领域

本发明涉及集成电路制造，具体而言，涉及CMOS工艺中的图案化方法。

背景技术

在集成电路的形成中，需要对集成电路的元件进行图案化以形成所期望的形状。典型的图案化工艺包括：形成光刻胶，使用光刻掩模使光刻胶曝光，图案化光刻胶，以及使用经图案化的光刻胶来蚀刻光刻胶下面的层。结果，将经图案化的光刻胶的布局转印到下面的层。然后，去除光刻胶。

在图案化光刻胶中，各种因素(诸如，光学邻近效应)可以导致光刻胶的图案偏离相应的光刻掩模的图案。该偏离可以被称为偏置。在某些位置，诸如，在光刻胶线的线端处，其偏置比在其他位置更为明显。偏置的非均匀性导致集成电路制造工艺出现问题。

发明内容

一方面，本发明提供了一种方法，所述方法包括：形成光刻胶图案；对所述光刻胶图案的第一部分实施曝光，其中，所述光刻胶图案的第二部分未暴露于光；将光酸反应材料涂布在所述光刻胶图案的所述第一部分和所述第二部分上；所述光酸反应材料与所述光刻胶图案反应形成膜；以及去除所述光酸反应材料的未与所述光刻胶图案反应的部分，其中，使所述膜留在所述光刻胶图案上。

在所述的方法中，所述光刻胶图案的所述第一部分包含所述光刻胶图案的端部，其中，所述光酸反应材料与所述端部的侧壁相接触，并且其中，所述第二光刻胶图案的所述第二部分包含所述光刻胶图案的中部。

在所述的方法中，在所述光刻胶图案中包含沟槽，其中，所述光刻胶图案的所述第二部分包含与所述沟槽的端部邻近的部分，并且其中，所述光刻胶图案的所述第一部分包含与所述沟槽的中部邻近的部分。

上面所述的方法进一步包括使用所述光刻胶图案和所述膜作为蚀刻掩模来蚀刻位于所述光刻胶图案下方的层，其中，去除所述层的位于所述沟槽正下方的部分以在所述层中形成沟槽。

在所述的方法中，所述光酸反应材料与所述光刻胶图案反应的步骤包括烘烤所述光酸反应材料和所述光刻胶图案。

所述的方法进一步包括使用所述光刻胶图案和所述膜作为蚀刻掩模来蚀刻位于所述光刻胶图案下方的层。

在所述的方法中，所述光酸反应材料包含光刻胶增强光刻辅助化学收缩(RELACE)。

在所述的方法中，所述光酸反应材料包含用于对所述光刻胶图案中的光酸进行淬火的淬火剂。

另一方面，本发明还提供了一种方法，所述方法包括：在层上方形成光刻胶图案；增加所述光刻胶图案的第一部分中的光酸的光酸浓度，其中，所述光刻胶图案的第二部分中的所述光酸的第二光酸浓度基本上没有增加；将聚合物涂布在所述光刻胶图案的所述第一部分和所述第二部分上；烘烤所述聚合物和所述光刻胶图案，其中，所述光刻胶图案中的所述光酸与所述聚合物反应形成膜，其中，与所述光刻胶图案的所述第一部分重叠的所述膜的第一部分具有第一厚度，并且其中与所述光刻胶图案的所述第二部分重叠的所述膜的第二部分具有小于所述第一厚度的第二厚度；去除所述聚合物的未与所述光刻胶图案反应的部分；以及使用所述光刻胶图案的所述第一部分和所述第二部分以及所述膜作为蚀刻掩模来蚀刻位于所述光刻胶图案下方的所述层。

在所述的方法中，增加所述光酸浓度的步骤包括使所述光刻胶图案的所述第一部分暴露于光，其中，所述光刻胶图案的所述第二部分未暴露于所述光。

在所述的方法中，所述膜形成在所述光刻胶图案的所述第一部分的顶面和侧壁上。

在所述的方法中，所述光刻胶图案的所述第一部分包含所述光刻胶图案的端部，并且其中，所述光刻胶图案的所述第二部分包含所述光刻胶图案的中部。

在所述的方法中，在所述光刻胶图案中包含沟槽，并且其中，所述光刻胶图案的所述第二部分包括与所述沟槽的端部邻近的部分，并且其中，所述光刻胶图案的所述第一部分包括与所述沟槽的中部邻近的部分。

在所述的方法中，使用水来实施去除所述聚合物的未与所述光刻胶图案反应的部分的步骤，从而溶解所述聚合物的部分。