[发明专利]多层电路板以及静电放电保护结构

说明书

技术领域

本发明涉及一种多层电路板，特别是涉及一种具有静电放电保护结构的多层电路板。

背景技术

一般集成电路(integrated circuit，IC)在制造的过程中或是制造完成之后，静电放电(electrostatic discharge，ESD)常是导致集成电路损坏的主要原因。以组装于印刷电路板上的电子元件为例，静电放电通常会造成印刷电路板上的电子元件(如芯片)损伤。因此，集成电路本身通常需要具备静电防护的功能，以避免外来的静电流对其造成损害。除了集成电路本身需具备静电防护的功能外，印刷电路板(Printed Circuit Board，PCB)在生产与组装过程中，也通常会作业人员的手、其他印刷电路板或是相关的组装机械、测试机具等接触，因此静电放电有可能会损坏印刷电路板本身或印刷电路板上的集成电路。

通常，防止静电放电损坏电子元件的一种方法是防止静电电荷积累，从而避免静电累积后而瞬间放电的现象。为了避免静电电荷的累积，现有技术多采用端点放电的方式使静电电荷释放。当导体内有累积有静电电荷时，由于导体内部的净电场为零，因此，这些电荷将分布在导体的表面。当达平衡状态时，导体表面为一等位面，且物体表面曲率越大者电荷密度越高；物体表面曲率越小者电荷密度越低。在强电场作用下，物体表面曲率大的地方(如尖锐物的顶端)，等电位面密，电场强度剧增，并使物体附近空气被电离并游离为正负离子，且端点吸引异性离子，中和产生放电现象，即为端点放电。

防止静电放电损坏电子元件的另一种方法是提升电子元件(如集成电路)本身对静电放电防护的能力。举例而言，可采用串联电阻或是并联电容于电路上，以限制流经集成电路的静电放电电流，进而有效防止静电放电对电子元件的损坏。若遇到静电放电破坏力强大的状况下，甚至可并联暂态电压抑制器(Transient Voltage Suppressor，TVS)或是限流二极管(Zener Diode)来限流，然而，暂态电压抑制器与限流二极管的使用不仅会增加电路的复杂度，也增加制造成本。此外，暂态电压抑制器与限流二极管的使用有违电路板设计尺寸越来越小的趋势。

发明内容

有鉴于此，本发明的目的在于提供一种多层电路板，以改善静电放电对电子元件的损害。

为达上述目的，本发明提供一种多层电路板，其包括第一绝缘层、图案化导电层、静电释放层、第二绝缘层、供电层以及第三绝缘层。第一绝缘层具有第一表面、第二表面以及贯孔。图案化导电层位于第一表面，至少部分图案化导电层环绕贯孔边缘。静电释放层位于第二表面，至少部分静电释放层位于贯孔边缘，其中图案化导电层与静电释放层之间电性绝缘。第二绝缘层位于第一绝缘层下，使静电释放层夹于第一绝缘层与第二绝缘层之间，而供电层与静电释放层分别位于第二绝缘层的对侧，且第三绝缘层位于第二绝缘层下，使供电层夹于第二绝缘层与第三绝缘层之间，其中贯孔同时贯穿第二绝缘层、供电层与第三绝缘层，且贯孔内壁不具有导电材料。

在本发明的一实施例中，前述的贯孔同时贯穿第二绝缘层、供电层与第三绝缘层，且贯孔内壁不具有导电材料。

在本发明的一实施例中，前述的图案化导电层包括一导线，且贯孔位于导线的布局范围内。

在本发明的一实施例中，前述的图案化导电层包括一导线，且贯孔位于导线的布局范围外。

在本发明的一实施例中，前述的静电放电保护结构还包括焊罩层覆盖图案化导电层，其中焊罩层具有至少一第一缺口对应于该贯孔，并且暴露出部分环绕贯孔的图案化导电层。

在本发明的一实施例中，前述的第一缺口所暴露出的图案化导电层包括半环状。

在本发明的一实施例中，前述的暴露的图案化导电层的半环状的端点具有至少一静电放电结构。

在本发明的一实施例中，前述的静电释放层具有将第二表面暴露的第二缺口位于贯孔边缘，且第二缺口呈半环状，以使部分位于贯孔边缘的静电释放层具有至少一静电放电结构。

在本发明的一实施例中，前述的第一缺口位于第二缺口上方。

在本发明的一实施例中，前述的静电放电结构位于贯孔边缘。

在本发明的一实施例中，前述的暴露出图案化导电层的形状包括扇形，扇形的端点具有至少一静电放电结构。

在本发明的一实施例中，前述的环绕贯孔边缘的至少部分图案化导电层实质上为一环状结构。

在本发明的一实施例中，前述的环绕贯孔边缘的至少部分图案化导电层实质上为一半环状结构。