[发明专利]一种MEMS和IC单片集成方法

说明书

技术领域

本发明属于微电子机械系统(MEMS)和集成电路IC(CMOS)加工工艺领域，涉及MEMS和IC工艺的单片集成方法，采用MEMS-IC-MEMS的混合工艺方法在单个圆片上同时形成MEMS和CMOS部分，特别应用在含有CMOS电路的MEMS芯片制作领域。

背景技术

MEMS和IC单片集成的优点很多，包括减小寄生电容，减小芯片体积，降低成本，减小封装压力，提高可靠性等。通常选用的集成化方案为先IC后MEMS工艺制作，即为post-CMOS工艺。post-CMOS的集成方案的设计重点在于如何控制MEMS工艺对IC电路的影响。由于IC电路是由单管NMOS或者PMOS组成的，而研究表明单管的阈值、迁移率等性能与沟道应力相关。采用post-CMOS工艺时，CMOS和MEMS结构之间的隔离普遍选用了氧化硅和氮化硅薄膜。而氮化硅薄膜的应力非常大且不容易控制，薄膜结构可能在沟道内产生应力，从而使单管特性偏离最初的设计值，严重时甚至会使整个电路失效。MEMS领域有很多相关研究来制作低应力氮化硅，但是每种工艺都很复杂，需要很高的控制度。且目前单片集成方案中，氮化硅薄膜是不得不使用的材料，它被用于IC部分的钝化、MEMS区域电学隔离、MEMS释放的自停止层。目前ADI等著名芯片公司的集成化方案中有的使用的是PECVD的氮化硅，有的使用的是LPCVD的低应力氮化硅，这些方案对加工设备以及对工艺的可控性有很高的要求，需要生产的氮化硅薄膜同时具备低应力和高腐蚀选择比，一般的设备很难做出满足需求的氮化硅薄膜。

发明内容

本发明的目的在于提供一种MEMS和IC工艺的单片集成方法，不需要专用的低应力氮化硅生产设备，采用先IC后MEMS的方法，在满足MEMS可动结构和IC单片集成的需求的同时，能够控制片内应力，从而降低集成化工艺对IC电路性能的影响。

本发明的控制集成化片内应力的MEMS和IC单片集成方法，包括下述步骤：

1)在基片上采用IC工艺在IC区域制作CMOS电路，完成除金属互连以外的所有IC工艺，然后依次淀积氧化硅层和氮化硅层作为IC区域的保护层；

2)采用MEMS表面牺牲层工艺在基片的MEMS区域制作MEMS结构；

3)刻蚀去除IC区域的氮化硅保护层；

4)刻蚀IC区域的氧化硅保护层形成IC区域的引线孔，然后淀积并图形化金属形成金属互连；

5)用光刻胶保护MEMS结构以外的区域，去除牺牲层，释放MEMS可动结构；

6)去除光刻胶，制得单片集成芯片。

上述步骤1)中IC区域保护层的制作选用低温淀积方法，如低压化学气相淀积(LPCVD)。为保证IC区域保护层的质量，其中的氮化硅保护层优选为LPCVD的氮化硅。

上述步骤2)MEMS结构的制作主要包括：淀积牺牲层并图形化牺牲层；淀积结构层并图形化结构层。所述牺牲层采用低温淀积方法(如LPCVD)制备，牺牲层的材料优选为磷硅玻璃；所述结构层也采用低温淀积方法(如LPCVD)制备，材料优选为多晶硅(Poly-Si)。

上述步骤3)刻蚀去除IC区域的氮化硅保护层的实施只要是在步骤4)刻蚀氧化硅层形成引线孔之前即可，可以在步骤2)之前或之后进行，也可以在步骤2)制作MEMS结构的过程中进行。优选方案为步骤3)在步骤2)之后进行，在步骤2)制作MEMS结构的过程中，MEMS区域外的牺牲层在淀积结构层之前须全部去除，以露出步骤3)中需要去除的IC区域的氮化硅。

上述步骤3)采用刻蚀方法去除MEMS区域之外的所有氮化硅，以去除氮化硅应力对IC电路的影响，而刻蚀氮化硅后剩余的MEMS区域图形化的氮化硅作为MEMS结构释放的腐蚀自停止层和MEMS区域的电学隔离(可动结构和下电极或衬底的隔离)。

上述步骤4)在IC区域采用干法刻蚀氧化硅保护层，以实现金属互连的引线孔；所述金属采用低温淀积方法制备，如溅射和蒸发等物理气相淀积(PVD)方法；金属材料优选为铝(Al)。

上述步骤5)先在整个基片上涂光刻胶，然后光刻，在MEMS区域以外的区域形成光刻胶保护层。

上述步骤5)采用湿法腐蚀牺牲层，释放MEMS结构。

采用上述IC-MEMS交叉工艺实现MEMS和IC的单片集成，工艺简单，使用最普通的材料，不需要高级的加工设备，通过选择性去除氮化硅保护层来控制集成化片内应力。本发明提出的集成化方法具有以下优势：

1.微机械与IC单片集成，处理电路靠近微结构，减小了寄生电容和分布电容，提高检测信号的精度。