[发明专利]改善应力的浅槽隔离制造方法以及半导体器件制造方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种改善应力的浅槽隔离制造方法以及采用了该改善应力的浅槽隔离制造方法的半导体器件制造方法。

背景技术

随着器件向深亚微米发展，由于传统的区域氧化法(local oxidation of silicon，LOCOS)结构存在应力和鸟嘴问题，并存在场氧减薄效应，于是出现了STI(shallow trench isolation浅沟槽隔离)隔离技术，在0.25μm及以下技术节点中，STI隔离技术被广泛采用。

浅沟槽隔离技术的基本流程包括：先淀积氮化硅，然后在隔离区腐蚀出一定深度的沟槽，再进行侧墙氧化，用化学气相沉积(Chemical Vapor Deposition，CVD)在沟槽中淀积二氧化硅，最后通过化学机械研磨(Chemical Mechanical Polishing，CMP)进行平坦化，形成沟槽隔离区和有源区。

但是，在现有的浅槽隔离制造方法中，会在有源区边缘产生应力，从而增大漏电流。

因此，希望提供一种能够减小传统工艺中有源区边缘的应力，降低漏电流，提高器件性能的改善应力的浅槽隔离制造方法。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够减小传统工艺中有源区边缘的应力，降低漏电流，提高器件性能的改善应力的浅槽隔离制造方法、以及采用了该改善应力的浅槽隔离制造方法的半导体器件制造方法。

根据本发明的第一方面，提供了一种改善应力的浅槽隔离制造方法，该方法包括：第一生长步骤，用于在硅片上依次生长垫衬氧化层以及氮化硅硬掩膜层；第二生长步骤，用于在所述氮化硅硬掩膜层上形成光刻胶；有源区光刻步骤，用于形成光刻胶的图案，所述图案与所要形成的浅沟槽相对应；氮化硅硬掩膜层蚀刻步骤，用于对所述氮化硅硬掩膜层进行刻蚀，所述刻蚀停在垫衬氧化层上；光刻胶去除步骤，用于去除所述光刻胶；原位水汽生成氧化步骤，用于在去除了所述光刻胶的结构上形成氧化层；以及浅沟槽蚀刻步骤，用于利用所述氧化层和所述氮化硅硬掩膜层完成浅沟槽的蚀刻，直到实现所期望的浅沟槽深度。

优选地，在所述原位水汽生成氧化步骤中，在氮化硅硬掩膜层表面、氮化硅硬掩膜层侧壁、垫衬氧化层侧壁以及暴露的硅片表面上均形成了氧化层。

优选地，在所述浅沟槽蚀刻步骤中，对所述氧化层进行了蚀刻。

优选地，在所述浅沟槽蚀刻步骤中，在浅沟槽的上方残留有氧化层。

根据本发明的第二方面，提供了一种采用了根据本发明的第一方面的改善应力的浅槽隔离制造方法的半导体器件制造方法，所述半导体器件中布置有浅沟槽隔离结构。

根据本发明，由于在原位水汽生成氧化步骤中产生了氧化层来促进有缘区边缘的应力会得到充分释放，从而有利地减小传统工艺中有源区边缘的应力，降低漏电流，提高器件性能。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据本发明实施例的改善应力的浅槽隔离制造方法的第一生长步骤。

图2示意性地示出了根据本发明实施例的改善应力的浅槽隔离制造方法的第二生长步骤。

图3示意性地示出了根据本发明实施例的改善应力的浅槽隔离制造方法的有源区光刻步骤。

图4示意性地示出了根据本发明实施例的改善应力的浅槽隔离制造方法的氮化硅硬掩膜层蚀刻步骤。

图5示意性地示出了根据本发明实施例的改善应力的浅槽隔离制造方法的光刻胶去除步骤。

图6示意性地示出了根据本发明实施例的改善应力的浅槽隔离制造方法的原位水汽生成氧化步骤。

图7示意性地示出了根据本发明实施例的改善应力的浅槽隔离制造方法的浅沟槽蚀刻步骤。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

现在将参考图1至图6来详细描述根据本发明实施例的改善应力的浅槽隔离制造方法。

如图1至图7所示，根据本发明实施例的改善应力的浅槽隔离制造方法包括：