[发明专利]一种静电保护器件

说明书

技术领域

本发明涉及集成电路制造领域，特别是涉及一种静电保护器件。

背景技术

静电是一种客观的自然现象，产生的方式多种，如接触、摩擦、电器间感应等。静电的特点是长时间积聚、高电压、低电量、小电流和作用时间短的特点。静电在多个领域造成严重危害。摩擦起电和人体静电是电子工业中的两大危害，常常造成电子电器产品运行不稳定，甚至损坏。ESD是20世纪中期以来形成的以研究静电的产生、危害及静电防护等的学科，国际上习惯将用于静电防护的器材统称为ESD。

当今流行的工艺技术使用CMOS作为ESD保护器件。当ESD发生时，图1所示，泄放的静电电荷会造成保护管NMOS的寄生三极管导通，如图2所示，会产生Snapback的现象；在进入正常泻流状态的BC区域之前，保护管需达到A点的开启电压。开启电压由漏端的PN结反向漏电形成的衬底电流与衬底电阻决定，由于电路结构上会造成居中的NMOS的有效衬底电阻比两侧的大，因此居中的NMOS更易提前开启，而此时两侧的保护管并未达到开启的条件。这样并联在一起的保护管开启电压Vt1不一，如果所有的保护管不能尽量开启泻流的话，在强烈的ESD冲击下，保护管就会损坏。如何设计一种尽可能的小器件来减小芯片面积，同时又能确保器件足够安全已成为业界一个难题。

发明内容

本发明提供了一种静电保护器件能防止由于栅氧击穿导致的器件失效，提高静电保护器件的静电承受能力。

为解决上述技术问题，本发明的静电保护器件，包括：2N个并列形成于同一P阱上NMOS结构，所述并列NMOS结构的最外侧为源区，所述最外侧源区的外侧形成有P型有源区，相邻的NMOS结构之间共源区/共漏区，N≥1；每个NMOS结构包括：

一栅极和两隔离侧墙，形成于一P阱上；

一源区，位于所述栅极一侧的NLDD注入区中，所述NLDD注入区位于所述P阱中；

一漏区，位于所述栅极另一侧所述NLDD注入区中，所述NLDD注入区覆盖部分所述漏区；

本器件所有的栅极、源区和P型有源区均接地，所有的漏区连接到输入输出焊垫端；其中，共漏区上方形成有NLDD注入阻挡区，以阻挡在此区域下方形成NLDD注入区。

所述NLDD注入阻挡区位于漏区接触孔下方，距离沟道大于1um。

传统的静电器件NLDD注入区在漏区(端)是完全包住N+注入区(源/漏区)的，因此漏区(端)的N+/P阱结也主要是NLDD与P阱结决定，而且击穿点位于栅漏之间的侧墙下方，此处与栅氧相邻，当击穿发生时产生的电场过大极易造成此处的栅氧击穿而损伤。

本发明的静电保护器件将漏区(端)接触孔下方的NLDD注入阻挡，这样导致N+/P阱结击穿点转移到了漏区(端)接触孔的下方，因而产生的大电场也远离了栅氧区。当有静电电流从输入输出焊垫进入时，漏区(端)的N+/P阱结会被先行击穿，部分击穿电流会形成基极电流流向源区(端)，导致衬底与源区(端)的PN结正向导通，触发由NMOS的漏区N型有源区、P阱和源区N型有源区组成的寄生NPN三极管开启。本发明的静电保护器件能降低静电保护器件的开启电压，能防止由于栅氧击穿导致的器件失效，提高静电保护器件的静电承受能力。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是传统ESD保护器件在ESD发生时，NMOS三极管导通的示意图。

图2是传统ESD保护器件在ESD发生时，产生Snapback(骤回)现象的示意图。

图3是本发明静电保护器件的剖面图。

图4是本发明静电保护器件的平面图。

图5是本发明第一实施例的剖视图。

图6是本发明第二实施例的剖视图。

具体实施方式

如图3、图4所示，本发明的指状静电保护器件，包括：2N个并列形成于同一P阱上NMOS结构，所述并列NMOS结构的最外侧为源区，所述最外侧源区的外侧形成有P型有源区，相邻的NMOS结构之间共源区/共漏区，N≥1；每个NMOS结构包括：

一栅极和两隔离侧墙，形成于一P阱上；

一源区，位于所述栅极一侧的NLDD注入区中，所述NLDD注入区位于所述P阱中；

一漏区，位于所述栅极另一侧所述NLDD注入区中，所述NLDD注入区中覆盖部分所述漏区；

所述源/漏区可由N+注入形成；