[发明专利]半导体装置

说明书

关联申请的参照

本申请享受2011年8月10日申请的日本专利申请编号2011-175253的优先权，该日本专利申请的全部内容在本申请中援用。

技术领域

本实施方式一般地说涉及半导体装置。

背景技术

以前，多晶·金属栅极电极构造中，在成为电极的金属的下部使氮化钛、氮化钨等的金属成膜，以确保对多晶硅的扩散阻挡性。

传统技术中，存在电极的电阻值和多晶硅/金属界面电阻变大的问题。

发明内容

实施方式的半导体装置具备在半导体基板上形成的多晶硅膜和在上述多晶硅膜上形成的金属硅化物膜。实施方式的半导体装置具备在上述硅化物膜上形成的上述金属氧化膜和在上述氧化膜上形成的包含钨或钼的膜。

以下参照附图，详细说明实施方式的半导体装置及其制造方法。另外，这些实施方式不限定本发明。

附图说明

图1A、1B是第1实施方式的半导体装置的制造方法的一工序的示图。

图2A、2B是第1实施方式的半导体装置的制造方法的一工序的示图。

图3是第1实施方式的半导体装置的制造方法的一工序的示图。

图4A、4B是第2实施方式的半导体装置的制造方法的一工序的示图。

图5是实施方式的各金属氧化膜的生成能量的示意图。

图6A、6B是第1及第2实施方式的半导体装置的构造示图。

图7A、7B是第3实施方式的半导体装置的制造方法的一工序的示图。

图8A、8B是第3实施方式的半导体装置的构造示图。

具体实施方式

(第1实施方式)

首先，在图1A所示半导体基板(硅基板)1上依次形成了隧道绝缘膜6、多晶硅膜(浮置栅极)7、共聚(interpoly)绝缘膜(中间绝缘膜)8、多晶硅膜2的状态下，在沉积的多晶硅膜2上用溅射法使钛(Ti)膜3成膜5nm。接着，在氧气氛下以200～300℃加热半导体基板1。其结果，如图1B所示，在钛膜3的表面形成膜厚3.5nm以上的比自然氧化膜厚的非晶质且具有导电性的氧化钛(TiO_x)膜4。作为金属氧化膜的氧化钛膜4是选择钛作为金属元素并氧化的膜，但是选择的金属元素不限于钛。

为了起到硅/电极钨间的扩散防止膜的功能，期望金属氧化膜的生成能量以比氧化硅(SiO₂)的生成能量(-910kJ/mol)和/或氧化钨(WO₃)的生成能量(-843kJ/mol)低的方式稳定存在。各金属氧化膜的生成能量的示意如图5所示，除了钛以外，也可以采用锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、钪(Sc)、钇(Y)、铬(Cr)的氧化物。从而，上述金属元素可以从这些元素中任选包含一种。

接着，在图2A所示氧化钛膜4上用溅射法或者CVD法，使成为电极的钨(W)膜5成膜为膜厚50nm。接着，在钨膜5上，用曝光技术通过光掩模转印电极的硬掩模图形(未图示)，用RIE(Reactive Ion Etching，反应离子蚀刻)技术将钨膜5以下的层加工为电极构造，从而，制作图2B所示在成为电极的钨膜5的下层具有作为阻挡金属的氧化金属膜(氧化钛膜4)的多晶·金属栅极(poly/metal gate)电极。

而且，图2B的状态下，通过以例如900℃进行10秒的RTA(RapidThermal Annealing，快速热退火)，使钛膜3硅化，形成图3所示Ti硅化物(TiSi_x)层10。另外，这里钛膜3也可以不全部硅化，部分保留为钛。到图2B的工序为止，作成非易失性半导体存储装置的存储单元及选择栅极的构造后，通过该硅化工序形成图6所示构造。另外，栅极形状加工和RTA的顺序也可以反转。图6A表示与位线方向垂直的截面，图6B表示与字线方向垂直的截面。图6A所示位线方向的各构造由元件分离层9隔开。图6B的左侧所示为存储单元部，右侧所示为选择栅极部。