[发明专利]一种栅极驱动电路及显示器

权利要求书

1.一种栅极驱动电路，包括多个级联移位寄存器，其特征在于，所述移位寄存器包括：

信号输出电路，所述信号输出电路接收来自外部电路的正向时钟信号，所述信号输出电路包括时钟晶体管和电平晶体管，所述时钟晶体管在输出时钟信号，所述电平晶体管输出恒低电平信号；

信号输入电路，所述信号输入电路与所述时钟晶体管连接，其接收前一移位寄存器的输出信号，并使所述时钟晶体管导通；

反向电路，所述反向电路与所述时钟晶体管和电平晶体管连接，其接收来自外部电路的反向时钟信号，并使所述时钟晶体管截止，同时使所述电平晶体管导通；

逻辑电路，所述逻辑电路与所述时钟晶体管连接，其在所述电平晶体管导通前，使所述时钟晶体管保持导通。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述信号输入电路、所述信号输出电路、所述反向电路和所述逻辑电路交汇形成第一节点；所述信号输出电路和所述反向电路交汇形成第二节点。

3.根据权利要求2所述的栅极驱动电路，其特征在于，所述信号输出电路、所述信号输入电路和所述反向电路均是由MOS型晶体管组成。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述信号输入电路包括第一晶体管，所述第一晶体管的源极和栅极连接前一移位寄存器的输出信号；所述第一晶体管的漏极连接至所述第一节点。

5.根据权利要求3所述的栅极驱动电路，其特征在于，所述时钟晶体管包括第二晶体管，所述电平晶体管包括第三晶体管；所述第二晶体管的源极接收来自外部电路的正向时钟信号；所述第二晶体管的栅极连接至所述第一节点；所述第二晶体管的漏极与所述第三晶体管的源极连接，而且一并作为所述信号输出电路的输出端；所述第三晶体管的栅极连接至所述第二节点；所述第三晶体管的漏极接收来自外部电路的低电平信号。

6.根据权利要求3所述的栅极驱动电路，其特征在于，所述反向电路包括第四晶体管和第五晶体管，所述第四晶体管的源极接收来自外部电路的高电平信号；所述第四晶体管的栅极与所述第五晶体管的栅极连接，并均接收来自外部电路的反向时钟信号；所述第四晶体管的漏极连接至所述第二节点；所述第五晶体管的源极连接至所述第一节点；所述第五晶体管的漏极接收来自外部电路的低电平信号。

7.根据权利要求3所述的栅极驱动电路，其特征在于，所述逻辑电路包括电容，所述电容的一端连接至所述第一节点，所述电容的另一端连接与外部电路的低电平信号连接。

8.根据权利要求1所述的栅极驱动电路，其特征在于，还包括：

保持电路，所述保持电路是在所述时钟晶体管导通时，确保所述电平晶体管保持截止。

9.根据权利要求8所述的栅极驱动电路，其特征在于，所述保持电路包括第六晶体管和第七晶体管，所述第六晶体管的源极和所述第七晶体管的源极连接，并连接至所述第二节点；所述第六晶体管的栅极连接至所述第一节点；所述第六晶体管的漏极与所述第七晶体管的漏极连接，并一并接收来自外部电路的低电平信号；所述第七晶体管的栅极接收来自外部电路的正向时钟信号。

10.一种显示器，包括栅极驱动电路，其特征在于，所述栅极驱动电路采用权利要求1-9任意一项所述的栅极驱动电路。