[发明专利]一种双多晶电容和MOS管的集成结构及其制造方法

说明书

技术领域

本发明涉及半导体集成器件或电路制造领域，尤其涉及一种双多晶电容和MOS管的集成结构及其制造方法。

背景技术

由于双多晶电容的高速度、低寄生等优越特性，在混合信号集成电路、高速集成电路等类型的集成电路产品中，通常都应用到双多晶电容。双多晶电容是由两层多晶硅及两者之间的绝缘层(电容介质层)构成的，两层多晶硅是电容的下极板和上极板，分别称之为第一层多晶硅和第二层多晶硅。

CMOS(Complementary Metal Oxide Semiconductor互补金属氧化物半导体)集成电路是最常见的集成电路，MOS(Metal OxideSemiconductor金属氧化物半导体)管是构成CMOS集成电路的最基本单元，包括NMOS管(N沟道MOS管)和PMOS管(P沟道MOS管)；所有MOS管都由阱、源、漏和栅构成，MOS管的栅通常都用多晶硅制作，称之为多晶硅栅。

现有技术中制造上述CMOS集成电路的方法：在衬底表面形成N阱和P阱，在场区表面形成场氧化层，在有源区表面形成栅氧化层，淀积第一层多晶硅，采用光刻、刻蚀把多余的第一层多晶硅去除掉，形成MOS管的多晶硅栅和双多晶电容的下极板，采用光刻、离子注入形成轻掺杂源漏区，淀积二氧化硅然后各向异性刻蚀形成侧墙，采用光刻、离子注入形成重掺杂源漏区，源漏区退火，淀积二氧化硅作为电容介质层，高温致密二氧化硅，淀积第二层多晶硅，采用光刻、刻蚀把多余的第二层多晶硅去除掉，形成双多晶电容的上极板。

在实现上述包含双多晶电容的CMOS集成电路结构的制造过程中，发明人发现现有技术中至少存在如下问题：

当高温致密二氧化硅时，源漏区掺杂会再次发生热扩散，多晶硅栅两侧的源漏区因为再次扩散而相距更近，MOS管更容易出现短沟道效应产生的漏电，导致上述集成电路或包含这种集成电路的器件整体性能下降。

发明内容

本发明的实施例提供一种双多晶电容和MOS管的集成结构及其制造方法，用以避免高温致密电容介质层时对MOS管产生的不利影响，从而提高包含这种集成电路的器件或电路的性能。

为达到上述目的，本发明提供一种双多晶电容和MOS管的集成结构的制造方法，包括：

在衬底表面形成阱；

在所述阱表面形成场氧化层，在所述场氧化层未覆盖的区域表面形成栅氧化层；

在所述栅氧化层的表面至少形成MOS管的多晶硅栅，并在选定的场氧化层的表面形成双多晶电容的下极板，以及位于所述下极板表面的第一介质层和位于所述第一介质层表面的第二介质层；

采用光刻、离子注入工艺形成轻掺杂源漏区，淀积与所述第一介质层相同的材料形成薄膜，并通过各向异性刻蚀所述薄膜至少形成位于所述多晶硅栅两侧的侧墙，再次采用光刻、离子注入工艺形成重掺杂源漏区，之后进行退火处理；

在所述第二介质层的表面形成双多晶电容的上极板。

本发明还提供一种双多晶电容和MOS管的集成结构，包括：衬底，位于所述衬底表面的阱，位于所述阱表面的场氧化层和栅氧化层，位于选定的场氧化层表面依次形成的双多晶电容下极板、第一介质层、第二介质层和双多晶电容的上极板；并且，在所述栅氧化层表面至少形成MOS管的多晶硅栅以及位于多晶硅栅两侧的侧墙，所述集成结构还包含MOS管的源漏区，其中，在开始制作所述侧墙及MOS管的源漏区之前，完成所述双多晶电容的第一介质层、第二介质层的制作。

本发明提供一种双多晶电容和MOS管的集成结构及其制造方法，通过先形成双多晶电容的介质层再形成源漏区的顺序，就可以避免介质层的制作对MOS管产生的不利影响，并且，由于源漏区进行退火处理是必须的步骤，退火的同时就可以使得介质层达到致密的效果，与现有技术相比，无需对介质层单独进行高温致密处理，从而简化制作工艺；另外，本发明中的双多晶电容中形成有第一、第二介质层，并用第一介质层的材料制作侧墙，从而可以在制作侧墙的过程中通过第二介质层保护位于其下方的第一介质层。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1-图9为本发明提供的集成结构制作过程中的结构示意图；

图10为本发明提供的一种集成结构的示意图。

附图标记：