[发明专利]通孔侧壁形貌修饰方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种通孔侧壁形貌修饰方法。

背景技术

在过去的四十年中，微电子芯片的研究、开发和生产一直沿着摩尔定律所预测来进行；直至2008年，英特尔等公司在内存芯片的大规模生产中已经开始使用45纳米至50纳米线宽的加工技术。

按照摩尔定律的预测，为了进一步提高芯片的集成度，就需要用到32纳米甚至22纳米线宽的加工技术。但是，32纳米或者22纳米的加工技术不仅遇到光刻设备和工艺技术的局限性，而且单元稳定性、信号延迟、CMOS电路可行性等都是悬而未决的难题。

为此，超越摩尔定律的概念于近年为提了出来。目前，超越摩尔定律的各种技术可以分为两大类：一是基于基板的集成技术，一是基于芯片/晶圆的三维集成技术。而基于芯片/晶圆的三维集成技术又可以分为基于金线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于硅通孔(TSV，Through-Silicon-Via)的三维堆叠。而基于硅通孔(TSV，Through-Silicon-Via)的三维堆叠正成为超越摩尔定律的最主要方法。

现有的硅通孔互连结构的形成方法可以参考公开号为CNl01483150A的中国专利，具体参考图1所示，包括如下步骤：

步骤S101，参考图2，在晶圆100的表面刻蚀通孔101；

步骤S102，参考图3，在通孔101表面和底部形成绝缘层102；

步骤S103，参考图4，采用导电物质103填充所述通孔101；

步骤S104，参考图5，从晶圆100的背面减薄晶圆100，直至暴露出导电物质103。

但是，现有工艺形成的硅通孔质量低，漏电现象严重。

发明内容

本发明解决的问题是提供一种质量高的通孔侧壁形貌修饰方法。

为解决上述问题，本发明提供一种通孔侧壁形貌修饰方法，包括：提供硅衬底，所述硅衬底内形成有通孔，所述通孔侧壁具有第一粗糙度；采用针对所述通孔侧壁的凸出部的氧化工艺对所述凸出部进行氧化；采用湿法刻蚀溶液对氧化后的硅衬底进行浴洗，形成具有第二粗糙度的所述通孔侧壁，且第二粗糙度小于第一粗糙度。

可选的，所述氧化工艺为含有O的等离子体处理工艺或高温氧化工艺。

可选的，所述高温氧化工艺为湿法高温氧化工艺或干法高温氧化工艺。

可选的，所述含有O的等离子体处理的工艺参数为：所述含有O的等离子体处理的工艺参数为：等离子体刻蚀腔体压力为20毫托至1托，源射频频率为0.4兆赫兹至162兆赫兹，偏压射频频率为0.4兆赫兹至40兆赫兹，源射频功率为2000瓦至5000瓦，偏压射频功率为30瓦至500瓦，刻蚀气体为含有O的氧化性气体。

可选的，所述高温氧化工艺参数为：氧化温度为600度至1300度。

可选的，所述湿法刻蚀溶液为稀释的氢氟酸或为HF和氨水的混合液。

可选的，所述浴洗工艺参数为：稀释的氢氟酸浓度为：水与氢氟酸的体积比例为100∶1～1∶1，浴洗温度为常温，浴洗时间为40分钟至60分钟。

可选的，所述通孔为硅通孔或硅盲孔。

与现有技术相比，本发明具有以下优点：

本发明的实施例采用针对所述通孔侧壁的凸出部的氧化工艺对所述凸出部进行氧化，所述针对凸出部的氧化工艺具有氧化所述凸出部的速率大于凹陷区的效果，从而使得所述通孔侧壁的凸出部氧化速率快，凹陷区氧化速率慢，且优化氧化工艺参数，形成较佳的氧化部分与所述硅衬底的界面接近于平面的结构；后续采用湿法刻蚀溶液对氧化后的硅衬底进行浴洗，去除氧化部分(氧化层)，形成具有第二粗糙度的所述通孔侧壁，从而降低所述通孔侧壁的粗糙度。

附图说明

图1是现有的硅通孔互连结构的形成方法流程示意图；

图2至图5是现有的硅通孔互连结构的形成方法过程示意图；

图6是现有的硅通孔剖面结构示意图；

图7是本发明实施例的通孔侧壁形貌修饰方法流程示意图；

图8至图10是本发明实施例的通孔侧壁形貌修饰方法过程示意图。

具体实施方式