[发明专利]组合数据电平移位器和去偏移器

说明书

技术领域

本公开内容总体上涉及集成电路，尤其涉及集成电路中的数据传输。

背景技术

除非在本文中以其他方式指出，否则该部分中描述的内容不是本申请中的权利要求的现有技术，并且不被承认因包括在该部分中而成为现有技术。

传统计算机系统的各种部件可以被集成到单个集成电路(IC)中。IC可以包括各自专用于特定功能的若干个区域，诸如存储控制器(MC)区域和双倍数据速率(DDR)输入/输出(I/O)区域。数据可以经由例如基于触发器的FIFO或移位寄存器而从MC区域发送到DDR I/O区域。这两个区域可以在相同的时钟频率下操作。然而，出于各种原因，这两个区域的时钟可能源自不同的时钟源，例如不同的锁相环(PLL)时钟源。在某些情况下，这两个区域之间的时钟偏移可能大于每个时钟周期的50％。为了调节时钟偏移，基于触发器的FIFO可能需要额外的建立和保持时间容差来以连贯的方式在这两个区域之间传输数据。增加的建立和保持时序要求可能导致数据传输路径中的额外延迟，这可能是不期望的，尤其是在这两个区域之间的数据传输是时延关键的情况下更是如此。

另外，IC的这两个区域可以在不同的电压电平下操作。这样，数据在进入接收区域之后可能需要进行电平移位。使用分离的电路块对数据进行电平移位可能进一步增加延迟。

附图说明

将通过附图中所示的示例性说明的方式而不是限制性的方式来描述本公开内容的实施例，在附图中类似的参考标记表示类似的元件，并且其中：

图1是示出了根据本公开内容的各种实施例的用于集成电路的两个区域之间的数据传输的电路的框图；

图2是示出了根据本公开内容的各种实施例的在电路中传播的信号的各种波形的时序图；

图3是示出了根据本公开内容的各种实施例的用于集成电路的发送区域的整形时钟发生器的框图；

图4是示出了根据本公开内容的各种实施例的用于集成电路的接收区域的整形时钟发生器的框图；

图5是示出了根据本公开内容的各种实施例的用于集成电路的两个区域之间的数据传输的电路的操作的一部分的流程图；

图6是示出了根据本公开内容的实施例的适合于用于实施所描述的方法和/或装置的各种方面的示例性计算机系统的框图。

具体实施方式

在下面的详细描述中，参考形成其一部分的附图，并且其中通过可以实施本公开内容的示例性实施例的方式进行示出。应当理解，在不背离本公开内容的范围的情况下，可以采用其它的实施例并且可以做出结构或逻辑上的改变。因此，下面的详细描述并不是以限制性的方式进行的，并且根据本公开内容的实施例的范围是由所附权利要求及其等价形式限定的。

可以以有助于理解本公开内容的实施例的方式将各种操作描述为多个有序的离散操作；但是，描述的顺序不应被解释为暗示这些操作是依赖于顺序的。

出于描述的目的，“A/B”形式或“A和/或B”形式的短语表示(A)、(B)或(A和B)。出于描述的目的，“A、B和C中的至少一个”形式的短语表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。出于描述的目的，“(A)B”形式的短语表示(B)或(AB)，即A是可选元素。

该描述可以使用短语“在一个实施例中”或者“在实施例中”，这些短语可以各自指代一个或多个相同或不同的实施例。此外，针对本公开内容的实施例所使用的术语“包括”、“包含”、“具有”等是同义词。

该描述可以使用诸如“晶体管”、“反相器”、“触发器”和“锁存器”等的各种术语来表示在各种实施例中使用的各种部件。应当理解，这些部件可以以各种方式来实现和/或用具有类似功能的部件来替换。例如，可以基于一个或多个触发器的部件来实现“锁存器”，反之亦然。类似地，“反相器”可以基于多个晶体管。另外，这些部件可以被集成到单个专用集成电路(ASIC)、现场可编程门阵列(FPGA)等中。因此，贯穿本公开内容所使用的术语只是出于说明的目的，不应当被解释为限制。

本公开内容的各种实施例可以描述用于从集成电路的发送区域向该集成电路的接收区域发送数据的电路。该电路可以将数据电平移位到适当的电压电平，并且可以具有对于时钟偏移的良好的容差。