[发明专利]集成电路的封装结构

说明书

技术领域

本发明涉及一种集成电路的封装结构，特别是指一种以一芯片单元作为基板的集成电路的封装结构。

背景技术

现今一芯片封装的方式概略描述如下：依据一晶圆（Wafer）上多数个晶粒（Die）的排列位置进行切割后，将每一晶粒分别安装到对应的一导线架（Lead frame）或是一个基板（Substrate）上，使得晶粒中的多数个导电脚位（Pin）与导线架或是基板电连接，接收一组测试电压信号，以进行芯片测试。

此外，从现今封装技术中晶粒与基板接合方式来做进一步的观察，大致可分为打线接合型（Wire bond, WB）、自动压焊型（Tape automatic bonding, TAB）、覆晶型（Flip chip, FC）封装方式，若以基板接脚型态来观察，大致可分为引脚插入型（Pin-through-hole, PTH）、表面粘着型（Surface mount technology, SMT）、外围型（Peripheral package）及数组型（Array area）等，然而，随着电子产品持续朝轻、薄、短、小的趋势演进，芯片封装的技术也逐渐从早期的打线接合型变成以覆晶型为主，且基板接脚型态也由引脚插入型变成以数组型为主（如：锡球格数组封装（Ball Grid Array, BGA）。

举例来说，一覆晶锡球格数组封装（FC BGA）如图1所示，一个晶粒910利用多数个锡球991与一个基板920连结，同时所述锡球991与锡铅合金材质的基板接脚992有效电连接，而图2显示一打线接合锡球格数组封装（Wire bond BGA），其中晶粒810是以金属线892与基板820连结。

从上述芯片封装技术中，无论何者都须以一个基板（或是一导线架）做为承载晶粒的装置，且晶粒与基板之间都须以锡球或是金属线的方式连结，是目前芯片封装技术的主流方式之一。

发明内容

有鉴于此，本发明的目的在于提供一种集成电路的封装结构。

为达到上述目的，本发明提供一种集成电路的封装结构，所述集成电路的封装结构包含：

一第一芯片单元；以及

一第二芯片单元，其与所述第一芯片单元电性连接，所述第二芯片单元具有至少一半导体层与至少一金属层，且第二芯片单元具有多数个贯穿所述半导体层与金属层的孔径；其中，每一孔径分别贯穿第二芯片单元，且第一芯片单元与一输出输入接合元件电性连接。

作为优选方案，其中所述第二芯片单元还具有一接合金属层，且根据半导体工艺将所述接合金属层制作出多数个输出输入接合元件。

作为优选方案，其中所述集成电路的封装结构还包含一接合层单元，且根据半导体工艺将所述接合层单元制作出多数个输出输入接合元件。

作为优选方案，其中所述第一芯片单元、第二芯片单元及接合层单元封装成一集成电路模组。

作为优选方案，其中所述第二芯片单元的面积大于第一芯片单元的面积。

作为优选方案，其中所述第二芯片单元的面积等于第一芯片单元的面积。

作为优选方案，其中所述第一芯片单元与第二芯片单元封装成一集成电路模组。

作为优选方案，其中所述半导体层的材质为硅。

作为优选方案，其中所述半导体层的材质为砷化镓。

本发明所提供的集成电路的封装结构，经由该输出输入接合元件对该第一芯片单元进行测试，并且无须经过一般封装程序即可直接将该第一芯片单元切割成多数个晶粒，因此，可以有效降低封装测试成本及缩减芯片封装后的面积大小。

附图说明

图1是现有技术中一覆晶锡球格数组封装的侧视示意图；

图2是现有技术中一打线接合锡球格数组封装的侧视示意图；

图3是本发明中第一较佳实施例的侧视示意图；

图4是本发明中第一较佳实施例经半导体工艺得到多数电路元件及输出输入接合元件后的侧视示意图；

图5是本发明中第一较佳实施例经半导体工艺得到多数电路元件及输出输入接合元件后的俯视示意图； 

图6是本发明中第二较佳实施例的侧视示意图； 

图7是本发明中第三较佳实施例的俯视示意图。

【主要元件符号说明】

晶圆片-10；第一芯片单元-11；导电脚位-110；半导体层-111；金属层-112；第二芯片单元-12；孔径-121；接合层单元-13；输出输入接合元件-131；

晶粒-810；基板-820；金属线-892；