[发明专利]利用外延层增加分立栅极闪存单元源极高度的方法

说明书

技术领域

本发明涉及半导体制造技术，尤其涉及一种利用外延层增加分立栅极闪存单元源极高度的方法。

背景技术

如图1所示，是分立栅极闪存器件的制程中的局部剖视图，其包含半导体衬底100、源极101、浮栅102、介质氧化层103、绝缘间隔层104和间隔氧化层105，还包含SiN层106（作用：分立栅极闪存器件的自对准工艺过程中，是形成坡形的硬膜，用于定义间隔氧化层105的高度，进而确定单元cell的高度），源极101设置在衬底100上，浮栅102对称设置在源极101两侧，浮栅102与衬底100之间设置介质氧化层103，源极101与浮栅102之间设置绝缘间隔层104和间隔氧化层105，浮栅102上设置SiN层106。

分立栅极闪存器件的源极部分的制造过程如下：

步骤1、沉积源极多晶硅101；

步骤2、对源极多晶硅101进行回刻蚀；

步骤3、移除SiN层106；

步骤4、对浮栅102进行刻蚀。

在分立栅极闪存器件的制造过程中，可能由于回蚀、浮栅蚀刻等过程，使得源极上的多晶硅线的高度过低，从而引起源线101引出位置的接触电阻过大，或者其高度不足以阻挡之后的不应该引入的离子注入，从而引起源极结曲线（junction profile ）发生变化，导致器件特性变差甚至失效。

发明内容

本发明提供一种利用外延层增加分立栅极闪存单元源极高度的方法，解决了分立栅极闪存单元在制造过程中源极高度过低的问题。

为了达到上述目的，本发明提供一种利用外延层增加分立栅极闪存单元源极高度的方法，利用该方法制造分立栅极闪存器件的源极部分的过程包含如下步骤：

步骤1、沉积源极多晶硅；

步骤2、对源极多晶硅进行回刻蚀；

步骤3、移除SiN层； 

步骤4、对浮栅进行刻蚀；

该方法在步骤2和步骤3之间还包含以下步骤：

步骤2.1、在源极多晶硅上生长外延层，以增加源极的高度。

所述外延层的底部接触源极，两侧部接触间隔氧化层。

外延层的顶部剖面曲线呈弧形。

一种分立栅极闪存器件的源极结构，该源极结构利用外延层增加分立栅极闪存单元源极的高度，该源极结构包含设置在衬底上的源极，以及设置在源极上的外延层，浮栅对称设置在源极两侧，源极与浮栅之间设置绝缘间隔层和间隔氧化层。

外延层的底部接触源极的两侧部接触间隔氧化层。

本发明解决了分立栅极闪存单元在制造过程中源极高度过低的问题。

附图说明

图1是背景技术中分立栅极闪存器件的制程中的源极局部剖视图；

图2是本发明在进行源极回刻蚀之后的源极局部剖视图；

图3是本发明在进行外延层生长之后的源极局部剖视图；

图4是本发明在进行浮栅刻蚀之后的源极局部剖视图。

具体实施方式

以下根据图2～图4，具体说明本发明的较佳实施例。

本发明提供一种利用外延层增加分立栅极闪存单元源极高度的方法，利用该方法制造分立栅极闪存器件的源极部分的过程包含如下步骤：

步骤1、沉积源极多晶硅101；

步骤2、对源极多晶硅101进行回刻蚀，回刻蚀后的源极101如图2所示；

步骤2.1、如图3所示，在源极多晶硅101上生长 外延层107，以增加源极101的高度；

本实施例中，可利用机台EPITAXY 来生长“外延多晶硅”，利用该机台具备选择性生长的能力，在源极多晶硅101上生长外延多晶硅，但是氧化硅上和氮化硅上不生长； 

步骤3、移除SiN层106；

步骤4、对浮栅102进行刻蚀，刻蚀后的源极101与外延层107如图4所示。

所述外延层107的底部接触源极101，两侧部接触间隔氧化层105，如图4所示，外延层107的顶部剖面曲线呈弧形。

一种分立栅极闪存器件的源极结构，该源极结构利用外延层增加分立栅极闪存单元源极的高度，该源极结构包含设置在衬底100上的源极101，以及设置在源极101上的外延层107，浮栅102对称设置在源极101两侧，源极101与浮栅102之间设置绝缘间隔层104和间隔氧化层105，外延层107的底部接触源极101，两侧部接触间隔氧化层105。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。