[发明专利]用于将现有硅管芯结合到3D集成叠置体中的方法

权利要求书

1.一种设备，包括：

第一管芯，其包括器件侧和背侧以及从所述器件侧延伸到所述背侧的多个导电穿衬底通孔；以及

多个第二管芯，每个所述第二管芯包括耦合到所述第一管芯的所述穿衬底通孔的多个触点，所述多个第二管芯中的每个第二管芯都设置于所述第一管芯的表面面积的一部分上。

2.根据权利要求1所述的设备，其中所述多个第二管芯被设置成总体上包括近似等于所述第一管芯的所述表面面积的表面面积。

3.根据权利要求1所述的设备，其中以面对背的键合配置耦合所述第一管芯和所述多个第二管芯。

4.根据权利要求1所述的设备，其中所述第一管芯包括CPU或逻辑管芯。

5.根据权利要求4所述的设备，其中所述多个第二管芯包括存储器单元。

6.根据权利要求4所述的设备，其中所述多个第二管芯包括动态随机存取存储器单元。

7.根据权利要求1所述的设备，其中所述第一管芯包括多内核处理器，且配置所述多个第二管芯，使得所述多个第二管芯中的每个第二管芯都设置于所述多内核处理器的相应内核上。

8.根据权利要求1所述的设备，其中所述第一管芯还包括通过导电重新分布层耦合到所述穿衬底通孔的多个触点，且每个所述第二管芯的所述多个触点耦合到所述第一管芯的所述多个触点。

9.一种方法，包括：

在第一管芯的背侧上设置多个第二管芯，所述多个第二管芯中的每个第二管芯都设置于所述第一管芯的表面面积的一部分上；以及

将多个第二管芯电耦合到从所述第一管芯的器件侧延伸到所述背侧的所述第一管芯的多个导电穿衬底通孔。

10.根据权利要求9所述的方法，其中设置所述多个第二管芯包括通过设置使得所述多个第二管芯总体上包括近似等于所述第一管芯的所述表面面积的表面面积。

11.根据权利要求9所述的方法，其中以面对背的键合配置耦合所述第一管芯和所述多个第二管芯。

12.根据权利要求9所述的方法，其中所述第一管芯包括CPU或逻辑管芯。

13.根据权利要求12所述的方法，其中所述多个第二管芯包括存储器单元。

14.根据权利要求12所述的方法，其中所述多个第二管芯包括动态随机存取存储器单元。

15.根据权利要求9所述的方法，其中所述第一管芯包括多内核处理器，且在所述第一管芯上设置所述多个第二管芯包括通过设置使得所述多个第二管芯中的每个第二管芯都耦合到所述多内核处理器的相应内核。

16.根据权利要求9所述的方法，其中所述第一管芯包括通过导电重新分布层耦合到所述穿衬底通孔的多个触点，且耦合所述多个第二管芯包括将所述多个第二管芯的触点耦合到所述第一管芯的所述多个触点。

17.一种集成电路系统，包括：

电子设备，其包括印刷电路板和耦合到所述印刷电路板的模块，所述模块包括：

第一管芯，其包括器件侧和背侧以及从所述器件侧延伸到所述背侧的多个导电穿衬底通孔，所述第一管芯包括表面面积；以及

多个第二管芯，每个所述第二管芯包括耦合到所述第一管芯的所述穿衬底通孔的多个触点，并且每个所述第二管芯都设置在所述第一管芯的一部分上。

18.根据权利要求17所述的系统，其中以面对背的键合配置耦合所述第一管芯和所述多个第二管芯。

19.根据权利要求17所述的系统，其中所述第一管芯包括CPU或逻辑管芯。

20.根据权利要求19所述的系统，其中所述多个第二管芯包括存储器单元。

21.根据权利要求19所述的系统，其中所述多个第二管芯包括动态随机存取存储器单元。

22.根据权利要求17所述的系统，其中所述第一管芯包括多内核处理器，且配置所述多个第二管芯，使得所述多个第二管芯中的每个第二管芯都设置于所述多内核处理器的相应内核上。

23.根据权利要求17所述的系统，其中所述第一管芯还包括通过导电重新分布层耦合到所述穿衬底通孔的多个触点，且每个所述第二管芯的所述多个触点耦合到所述第一管芯的所述多个触点。