[发明专利]用于将现有硅管芯结合到3D集成叠置体中的方法

说明书

本申请为分案申请，其原申请是2009年6月18日进入中国国家阶段、国际申请日为2007年12月6日的国际专利申请PCT/US2007/086674，该原申请的中国国家申请号是200780047011.3，发明名称为“用于将现有硅管芯结合到3D集成叠置体中的方法”。

技术领域

集成电路封装

背景技术

人们正在努力对芯片或管芯进行叠置以提高性能，而不会占据印刷电路板上的更多空间(例如更多表面面积)。这特别受到对复杂手机、智能电话和其它移动装置的需求的驱动。芯片制造商已经在相连集成电路结构或叠置体中组合了动态和静态随机存取存储器(DRAM和SRAM)、闪速存储器和其它存储器，但在历史上一直受到连接芯片的布线(例如引线键合)对空间的更大需求的制约。芯片或管芯叠置技术将两个或更多管芯键合到一起，以形成连接集成电路结构。可以利用沿着叠置体的侧面的互连布线或管芯间界面处的金属通孔将芯片或管芯连接在一起。

一种用于芯片或管芯叠置的通用方法被称为面对面键合。在这种配置中，例如，两个相应管芯的器件侧面被叠置，使其器件侧面彼此面对，且金属通孔电连接管芯间界面处的管芯。在面对面键合的相连集成电路结构的一种表示中，以面对面键合配置将中央处理单元(CPU)或逻辑管芯和存储器管芯(例如SRAM或DRAM管芯)叠置在一起。可以将热沉附着到CPU或逻辑管芯体上，并利用附着到存储器管芯体的凸块技术形成通往封装或电路板的电源和输入/输出(I/O)连接。可以使用穿硅通孔(TSV)来穿过存储器管芯并连接到金属管芯间界面。

在以上示例中，由于穿硅通孔穿过第二管芯(例如存储器管芯)的存储器的有源硅区域，因此必须在电路中分配足够大的区域来允许穿硅通孔通过。由于功率传输的需要，这些通孔通常可能大于(大于10倍的)给定工艺的最小设计规则。通过穿硅通孔供应用于两个管芯的功率。功率需求将要求每个凸块触点大约一个穿硅通孔。在倒装芯片封装中，通常在整个二维管芯上以宽间隔的均匀图案设置凸块，从而允许顶部金属层上存在大量均匀的电源和接地连接。这需要设计第二管芯(例如存储器管芯)中的电路，从而为这些通孔提供与相邻几何结构的适当间距。这意味着，需要对第二管芯进行定制设计，以严格匹配第一管芯的通孔要求。

另一种键合配置是面对背键合配置。以CPU管芯和存储器管芯为例，在面对背键合配置中，可以交换两个管芯的位置。例如，将利用标准凸块技术以典型方式将第一管芯(CPU管芯)信号和电源连接附着到封装。将利用穿硅通孔使第二管芯(例如存储器管芯)的电源和信号连接穿过第一管芯。存储器管芯的功率需求通常比CPU或逻辑管芯低得多，因此，需要穿过第一管芯(例如CPU管芯)的穿硅通孔数量少得多，且不需要在管芯上均匀间隔开。这使得CPU管芯的设计和布局受到第二管芯的三维键合的影响小得多。

附图说明

通过以下详细描述、所附权利要求和附图，各实施例的特征、方案和优点将变得更加透彻明白，附图中：

图1示出了相连集成电路结构的顶部分解图，该结构包括第一管芯和被设置成占据第一管芯的表面区域的多个单个化或未单个化的管芯。

图2示出了图1的结构的顶部侧视图，并示出了与每个第二管芯相关联的键合焊盘。

图3示出了取自线3-3’的侧视图。

图4示出了取自线3-3’的图2的结构，并示出了重新分布层，该重新分布层将第二管芯上的触点与第一管芯上的穿硅通孔电连接。

图5示出了第一管芯表面的实施例。

图6示出了相连集成电路结构的另一个实施例，该相连集成电路结构包括第一管芯和多个第二管芯。

图7示出了形成相连集成电路结构的方法的实施例的流程图。

图8示出了作为台式计算机的一部分的电子组件的示意性侧视图。

具体实施方式