[发明专利]绝缘体上半导体结构及其制造方法

说明书

技术领域

本发明涉及半导体材料基集成电路制造领域，尤其涉及一种绝缘体上半导体(semiconductor on insulator，SOI)结构及其制造方法。

背景技术

SOI衬底在结构上一般包括器件层、介质层和衬底。介质层位于器件层和衬底之间。SOI的结构可以使位于器件层上的器件和衬底完全隔离，从本质上减小结电容和漏电流，提高开关速度，降低功耗，实现高速、低功耗运行。

目前制备SOI技术主要有键合技术(Bonded wafer technique)和智能剥离法(Smart cut technique)。

图7A～7D，为键合技术的示意图。如图7A所示，首先将两片硅晶片300的上表面分别氧化，形成SiO₂介质层301；其次，将两片硅晶片300隔着介质层301键合，如图7B所示，并通过热处理提高键合强度；之后，将结合晶片减薄到所需要的厚度，如图7C所示；最后经过退火、抛光而形成SOI，成品如图7D所示。

采用键合技术制造SOI，用两片硅晶片仅可得到一片SOI晶片，键合后，还要对上层器件层进行减薄，造成了材料的浪费，成本较高。而且在将两片硅晶片通过氧化层进行键合的时候，很难保证接触面平整无缺陷，因此成品SOI质量难以控制。

智能剥离法又叫简易切离法，图8A～8D为该方法示意图。如图8A所示，首先将两片硅晶片300的上表面分别氧化，形成SiO₂氧化层301，对其中一片硅晶片注入氢离子穿过氧化层301，于该晶片内部形成离子注入层302，氧化层301与离子注入层302不直接接触；其次，将两片硅晶片300通过氧化膜301键合，如图8B所示；之后，进行热处理，以离子注入层302为剥离面，将结合晶片剥离，如图8C所示；最后，经过退火、抛光而形成SOI，成品如图8D所示。

本方法中，氢离子注入深度决定了SOI层的厚度，而离子注入深度由离子注入装置的加速电压决定。为了形成具有一定厚度的SOI晶片，离子注入电压需要达到一定幅度。而高加速电压的装置，又难以得到大电流，为了得到预定的注入量需要花费大量时间。因此，导致成本变高，导致本方法在量产方面未达到实用化。且在将两片硅晶片通过氧化层进行键合的时候，很难保证接触面平整无缺陷，因此成品SOI质量难以控制。

发明内容

本发明的目的是提供一种绝缘体上半导体结构及其制造方法，其至少部分克服上述缺陷。

根据本发明的一个方面，提供一种绝缘体上半导体结构，包括：衬底100；晶体介质层101，其形成于所述衬底100上；晶体器件层102，其形成于所述晶体介质层101上。

根据本发明的另一个方面，还提供了一种绝缘体上半导体的制造方法，该方法包括以下步骤：提供衬底100；在所述衬底100上形成晶体介质层101；在所述晶体介质层101上形成晶体器件层102。

与现有技术相比，本发明具有以下优点：

仅使用单个晶片作为衬底，之后在该衬底上形成晶体介质层和晶体器件层，避免了使用两片晶片分别氧化，再进行键合，节约了材料，降低了大规模生产SOI的成本。由于本发明的SOI结构中的晶体介质层是直接形成于晶体衬底表面，并且晶体介质层的晶格常数接近晶体衬底的晶格常数，因此可以减少缺陷，提高SOI的质量。

另外，通过调节晶体介质层的晶格常数，或者通过包含多层晶体介质层并对不同层进行配置，可以将应力引入实际的器件衬底。并且可以针对不同的器件引入不同类型的应力。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为根据本发明的SOI结构制造方法的流程图；

图2A至图2B为根据本发明的一个优选实施例按照图1所示流程制造SOI结构的各个阶段的剖面示意图。

图3A至图3C为根据本发明的另一个优选实施例按照图1所示流程制造SOI结构的各个阶段的剖面示意图。

图4为一种已知的SOI结构的剖面示意图。

图5A至图5B为根据本发明的又一个优选实施例按照图1所示流程制造SOI结构的各个阶段的剖面示意图。

图6A至图6C为根据本发明的一个优选实施例按照图1所示流程制造SOI结构的各个阶段的剖面示意图。

图7A至图7D为现有技术中制造SOI结构的一个具体实施方式的各个阶段的剖面示意图；