[发明专利]半导体封装结构及其制作方法

说明书

技术领域

本发明是有关于一种半导体元件及其制作方法，且特别是有关于一种半导体封装结构及其制作方法。

背景技术

芯片封装的目的在于保护裸露的芯片、降低芯片接点的密度及提供芯片良好的散热。常见的封装方法是芯片透过打线接合(wire bonding)或覆晶接合(flip chip bonding)的方式而安装至一导线架或一线路板上，以使芯片上的接点可电性连接至导线架或线路板上。如此一来，芯片的接点分布可藉由导线架或线路板重新配置，以符合下一层级的外部元件的接点分布。

然而随着技术提升以及元件尺寸微型化的趋势，芯片的尺寸逐渐缩小。因此，当芯片的尺寸缩小时，芯片与导线架的引脚间的距离相对地增加，连接芯片与引脚的焊线长度也因此增长。如此一来，可能造成元件的传输信号衰减、电性效能降低、生产成本提高。再者，较长的焊线也可能在进行封胶工艺时，产生线塌(collapse)或线偏移(wire sweep)的状况，进而影响产品的可靠度。

发明内容

本发明提供一种半导体封装结构，其具有较佳的可靠度。

本发明提供一种半导体封装结构的制作方法，用以制作上述的半导体封装结构。

本发明提出一种半导体封装结构的制作方法，其包括以下步骤。提供一导电基材，其中导电基材具有彼此相对的一第一表面与一第二表面。透过一第一粘着层将一导热块贴附于导电基材的部分第二表面上。对导电基材的第一表面进行一半蚀刻步骤，以移除部分导电基材，而形成一开口于第一表面。图案化剩余的导电基材，以形成多个彼此电性绝缘的引脚，并暴露部分导热块，其中每一引脚具有一第一部分与一第二部分，第一部分的厚度大于第二部分的厚度，且第一部分的一第一下表面与第二部分的一第二下表面齐平。将一芯片配置于被暴露出的部分导热块上，其中引脚的第二部分邻近且环绕芯片的周围，而芯片与引脚的第二部分电性连接。形成一封装胶体以包覆芯片、部分引脚以及部分导热块。

本发明提出一种半导体封装结构，其包括一导热块、多个引脚、一第一粘着层、一芯片以及一封装胶体。导热块具有彼此相对的一第一顶面与一第一底面。引脚配置于导热块的第一顶面上，并暴露出部分第一顶面。引脚彼此电性绝缘，其中每一引脚具有一第一部分与一第二部分，且第一部分的厚度大于第二部分的厚度，而第一部分的一第一下表面与第二部分的一第二下表面齐平。第一粘着层配置于引脚与导热块之间。芯片配置于导热块被暴露出的部分第一顶面上，其中引脚的第二部分邻近且环绕芯片的周围，芯片与引脚的第二部分电性连接。封装胶体包覆芯片、部分引脚以及部分导热块。

基于上述，由于本发明是对导电基材进行半蚀刻步骤及图案化步骤来形成同时具有不同厚度的第一部分及第二部分的引脚。因此，当芯片设置于导热块上时，本发明的半导体封装结构除了可具有较佳的散热效能外，亦可透过引脚的第二部分邻近且环绕芯片的设计来缩短采用打线接合时芯片与引脚之间的焊线距离，以避免现有长焊线线塌(collapse)或线偏移(wire sweep)的状况，可有效提升产品的可靠度。再者，当芯片采用覆晶接合的方式与引脚的第二部分电性连接时，亦可有效降低封装厚度，使半导体封装结构具有较薄的封装厚度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1为本发明的一实施例的一种半导体封装结构的俯视示意图。

图2A至图2E为本发明的一实施例的一种半导体封装结构的制作方法的剖面示意图。

图3A至图3B为本发明的另一实施例的一种半导体封装结构的制作方法的局部步骤的剖面示意图。

具体实施方式

图1为本发明的一实施例的一种半导体封装结构的俯视示意图。图2A至图2E为本发明的一实施例的一种半导体封装结构的制作方法的剖面示意图。请先参考图2A，本实施例的半导体封装结构的制作方法包括以下步骤。首先，提供一导电基材110，其中导电基材110具有彼此相对的一第一表面112与一第二表面114，且导电基材110的材质例如是金属，包括铜、铜合金、铁镍合金或其他适当的金属材质。当然，导电基材110的材质亦可是其他具有导电性质的材料。