[发明专利]超陡倒掺杂沟道的形成方法、半导体器件及其制造方法

权利要求书

1.一种形成超陡倒掺杂沟道的方法，包括：

形成掩模，该掩模暴露对应于半导体器件的沟道区和源/漏延伸区的半导体衬底区域；

采用掩模执行第一次离子注入，在半导体衬底中注入与半导体衬底的导电类型相同的第一离子；以及

采用掩模执行第二次离子注入，在半导体衬底中注入与半导体衬底的导电类型相同的第二离子，

其中第一次离子注入和第二次离子注入形成的注入区部分叠加形成超陡倒掺杂区。

2.根据权利要求1所述的方法，其中第一离子的原子量小于第二离子的原子量。

3.根据权利要求1所述的方法，其中第一离子的原子量大于第二离子的原子量。

4.根据权利要求1所述的方法，其中第一次离子注入的能量为30-60KeV，第二次离子注入的能量为160-210KeV。

5.根据权利要求2所述的方法，其中所述半导体器件是NMOS器件，并且第一离子是硼离子，第二离子是铟离子。

6.根据权利要求3所述的方法，其中所述半导体器件是NMOS器件，并且第一离子是铟离子，第二离子是硼离子。

7.根据权利要求2所述的方法，其中所述半导体器件是PMOS器件，并且第一离子是磷离子，第二离子是锑离子。

8.根据权利要求3所述的方法，其中所述半导体器件是PMOS器件，并且第一离子是锑离子，第二离子是磷离子。

9.根据权利要求1所述的方法，其中在形成掩模之前，还包括在半衬底的表面上形成氧化物保护层。

10.一种制造半导体器件的方法，包括：

在半导体衬底上形成隔离结构，以限定半导体器件的有源区域；

按照权利要求1至9中任一项所述的方法形成超陡倒掺杂沟道；

在沟道区上方形成包括栅极电介质和栅极导体的栅极叠层，其中栅极电介质夹在栅极导体和沟道区之间；

在栅极叠层两侧形成第一侧墙；

采用栅极叠层及第一侧墙和隔离结构作为硬掩模，对半导体衬底进行预非晶化；

采用栅极叠层及第一侧墙和隔离结构作为硬掩模，对半导体衬底进行延伸区注入；

在第一侧墙上形成第二侧墙；

采用栅极叠层及第一侧墙、第二侧墙和隔离结构作为硬掩模，对半导体衬底进行源/漏注入。

11.根据权利要求10所述的方法，在进行延伸区注入的步骤和形成第二侧墙的步骤之间，还包括采用栅极叠层及第一侧墙和隔离结构作为硬掩模，对半导体衬底以倾角方式进行晕圈注入。

12.一种半导体器件，包括：

半导体衬底；

在半导体衬底中形成的源/漏区以及源/漏延伸区；

在半导体衬底中形成并且夹在源/漏延伸区之间的沟道区；

在半导体衬底中形成并且位于沟道区和源/漏延伸区下方的超陡倒掺杂区；

位于沟道区上方的栅极电介质；以及

位于栅极电介质上方的栅极导体，

其中，所述超陡倒掺杂区的掺杂离子包括与半导体衬底的导电类型相同的第一离子和第二离子，其中第二离子比第一离子的原子量更大。

13.根据权利要求12所述的半导体器件，其中超陡倒掺杂区在沟道区附近具有掺杂浓度的峰值。

14.根据权利要求12所述的半导体器件，其中所述半导体器件是NMOS器件，并且第一离子是硼离子，第二离子是铟离子。

15.根据权利要求12所述的半导体器件，其中所述半导体器件是PMOS器件，并且第一离子是磷离子，第二离子是锑离子。

16.根据权利要求12所述的半导体器件，还包括源/漏晕圈区。