[发明专利]功率晶体管器件垂直集成

说明书

技术领域

本申请涉及功率晶体管器件的垂直集成，尤其是采用叠置SOI（绝缘体上硅）结构的功率晶体管器件的垂直集成。

背景技术

功率半导体，尤其是用于较高电压应用的功率半导体要求对晶片厚度精确控制，以降低损耗。在功率晶体管导通时，所述晶体管的漏极（集电极）电压和源极（发射极）电压之间的差仅为几伏。然而，在阻断（截止）状态期间，漏极连接和源极连接之间的差跃升至数百伏或乃至数千伏。可以依据功率晶体管的空间电荷区带内的半导体材料的厚度来降低所述晶体管的能够使该晶体管承受高截止状态电压的对应的阻断电压。要求诸如控制功能的某些应用以应对这一可变的电势差。

例如，可以采用电平移位晶体管以在半导体装置中利用两个电源电路开关从源极上的下开关处的控制电路向上晶体管的栅极发送控制信号。所述上晶体管的栅极与半桥的中间抽头的可变电势相关，并且响应于这一电势。直到最近才需要外部半导体电路。所述外部电路必须具备高隔离强度，诸如例如SOI基础材料上的光耦合器、变压器或特殊控制开关。还采用了从TEDFET（沟槽扩展漏极场效应晶体管）的漂移控制区带耦合至漏极的二极管。在晶体管被驱动至导通状态（即，被导通）时，所述漂移控制区带控制所述漂移区带内的导电沟道。然而，在每种情况下到目前为止都没有实现电源电路开关的垂直集成。

发明内容

根据一种半导体部件的实施例，所述部件包括层序列，所述层序列包括第一绝缘体层、设置在所述第一绝缘体层上的第一半导体层、设置在所述第一半导体层上的第二绝缘体层以及设置在所述第二绝缘体层上的第二半导体层。所述半导体部件还包括至少部分形成于所述第一半导体层内的多个器件。所述多个器件中的第一个是形成于所述第一半导体层的第一区域以及所述第二半导体层的第一区域内的功率晶体管。第一和第二半导体层的第一区域通过所述第二绝缘体层内的第一开口相互电接触。

根据一种制造半导体部件的方法的实施例，所述方法包括形成层序列，所述层序列包括第一绝缘体层、设置在所述第一绝缘体层上的第一半导体层、设置在所述第一半导体层上的第二绝缘体层以及设置在所述第二绝缘体层上的第二半导体层。所述方法还包括形成至少部分形成于所述第一半导体层内的多个器件，所述多个器件中的第一个是形成于所述第一半导体层的第一区域和所述第二半导体层的第一区域内的功率晶体管，第一和第二半导体层的第一区域通过所述第二绝缘体层内的第一开口相互电接触。

根据一种半导体部件的实施例，所述部件包括层序列，所述层序列包括第一绝缘体层、设置在所述第一绝缘体层上的第一半导体层、设置在所述第一半导体层上的第二绝缘体层以及设置在所述第二绝缘体层上的第二半导体层。所述半导体还包括功率晶体管，所述功率晶体管具有形成于所述第一半导体层的第一区域内的漏极以及形成于所述第二半导体层的第一区域内的漂移区带、主体、源极和栅极。将所述漂移区带通过所述第二绝缘体层内的第一开口电连接到所述漏极。所述半导体还包括二极管，该二极管具有形成于所述第一半导体层的第二区域内的阳极和阴极。所述阳极电连接到所述功率晶体管的漏极。所述阴极通过所述第二绝缘体层内的第二开口电连接到所述第二半导体层的第二区域。所述第二半导体层的第一和第二区域相互横向绝缘。

根据一种制造半导体部件的方法的实施例，所述方法包括：形成层序列，所述层序列包括第一绝缘体层、设置在所述第一绝缘体层上的第一半导体层、设置在所述第一半导体层上的第二绝缘体层以及设置在所述第二绝缘体层上的第二半导体层；以及形成功率晶体管，所述功率晶体管包括处于所述第一半导体层的第一区域内的漏极的至少一部分。所述功率晶体管还包括处于所述第二半导体层的第一区域内的漂移区带、主体、源极和栅极。所述方法还包括：使所述漂移区带和所述漏极通过所述第二绝缘体层内的第一开口电连接，以及形成包括处于所述第一半导体层的第二区域内的阳极和阴极的二极管。所述方法还包括使所述阳极和所述漏极通过所述第一绝缘体层内的第一开口电连接，使所述阴极和所述第二半导体层的第二区域通过所述第二绝缘体层内的第二开口电连接，以及使所述第二半导体层的第一和第二区域相互横向绝缘。

在阅读下面的详细描述时以及在查看附图时，本领域技术人员将认识到额外的特征和优点。

附图说明

附图中的元件未必相对于彼此按比例绘制。同样的附图标记表示对应的类似部分。可以组合各个图示实施例的特征，除非它们相互排斥。在附图中描绘了实施例并且在随后的描述中详述实施例。

图1图示了根据实施例的垂直集成半导体部件的截面示意图。