[发明专利]像素阵列基板

说明书

技术领域

本发明涉及一种基板，且特别是涉及一种像素阵列基板。

背景技术

现今社会多媒体技术相当发达，多半受惠于半导体元件与显示器的进步。就显示器而言，具有高画质、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器已逐渐成为市场的主流。

随着人们对于显示器高分辨率的诉求，显示器内各像素(pixel)的面积势必要缩小，而显示器的元件面积也势必要减缩。然而，如图1所示，目前市面上的电容设计大多为平面式的结构。具体而言，通过在基板110上形成一第一电极112与一第二电极116，并配置一绝缘层114于第一电极112与第二电极116之间，以形成一电容结构，其中电容结构的电荷存储量的大小取决于电容相对于基板110的表面所占的面积大小。

因此，像是有机发光二极管(Organic Light Emitting Diode，OLED)显示器，在对应每个像素需要更多的薄膜晶体管数量时，欲得到高分辨率，则增加电容平面面积势必变得相当困难，而在电容平面面积无法缩小的情况下，为了得到可维持正常显示画面的电荷存储量，提高画面分辨率将变得困难。另一方面，像是电子纸(Electronic paper)显示器需要较大的电容设计以维持显示画面的灰阶，此时，受限于电荷存储量的要求而无法缩小显示器的像素面积，因而使显示器的分辨率受限。

发明内容

本发明的目的在于提供一种像素阵列基板，其具有优良的电荷存储量。

本发明的一实施例提供一种像素阵列基板，其包括一基板、多条扫描线、多条数据线、多条共用线、多个电容、多个有源元件以及多个像素电极。基板具有一表面。多条扫描线、多条数据线与多条共用线配置于基板上。多个电容配置于基板上且耦接于共用线，其中各电容的上电极相对表面具有起伏。多个有源元件配置于基板上。多个像素电极配置于基板上，其中每一像素电极分别通过不同的有源元件与对应的扫描线及数据线电连接。

在本发明的一实施例中，前述的各电容的上电极相对表面的最大高低差为50纳米至2000纳米。

在本发明的一实施例中，前述的各电容的上电极垂直于表面的剖面呈波浪状。

在本发明的一实施例中，前述的像素阵列基板，其中从垂直表面的方向观之，各电容的上电极具有互相平行的多条凹陷区。

在本发明的一实施例中，前述的像素阵列基板，其中从垂直表面的方向观之，各电容的上电极具有多个点状凹陷区。

在本发明的一实施例中，前述的有源元件的通道的材质为低温多晶硅或非晶硅。

本发明的另一实施例提供一种像素阵列基板，其包括一基板、一第一绝缘层、多个有源元件、多条第一信号线、多个下电极、多条共用线、一第二绝缘层、多条第二信号线、多个上电极、一第三绝缘层以及多个像素电极。第一绝缘层配置于基板上，且具有多个凹槽。各有源元件的一部分埋置于第一绝缘层中或全部配置于第一绝缘层上。多条第一信号线、多个下电极与多条共用线配置于第一绝缘层上。各个下电极的一部分位于至少一个凹槽中，且各个共用线连接下电极。第二绝缘层覆盖第一绝缘层、第一信号线、下电极与共用线，且位于各有源元件的栅极与源漏极之间。多条第二信号线与多个上电极配置于第二绝缘层上，其中上电极与下电极对应地耦合为多个电容。第三绝缘层覆盖第二绝缘层、第二信号线与上电极，且具有多个接触窗开口。多个像素电极配置于第三绝缘层上，各像素电极通过一个接触窗开口电连接对应的有源元件的漏极。

在本发明的一实施例中，前述的各凹槽的深度为50纳米至2000纳米。

在本发明的一实施例中，前述的第一绝缘层在具有凹槽的部分的剖面呈波浪状。

在本发明的一实施例中，前述的像素阵列基板，其中各个下电极覆盖的凹槽为互相平行的条状凹槽。

在本发明的一实施例中，前述的像素阵列基板，其中各个下电极覆盖的凹槽为多个点状凹槽。

在本发明的一实施例中，前述的有源元件的通道的材质为低温多晶硅或非晶硅。

在本发明的一实施例中，前述的各个上电极电连接对应的有源元件的漏极。

在本发明的一实施例中，前述的第一绝缘层为一单层或多层结构。