[发明专利]阵列基板及其制作方法和显示装置

权利要求书

1.一种阵列基板，包括形成在基板上的若干栅线、数据线以及在所述栅线和数据线之间形成的若干薄膜晶体管像素结构，所述薄膜晶体管像素结构包括薄膜晶体管和显示区域，所述显示区域设置有公共电极，其特征在于，所述阵列基板还包括：与所述公共电极连接的至少一条公共电极线。

2.如权利要求1所述的阵列基板，其特征在于，所述至少一条公共电极线位于薄膜晶体管像素结构的显示区域，或者位于两行相邻的薄膜晶体管像素结构的交界处。

3.如权利要求1所述的阵列基板，其特征在于，每行薄膜晶体管像素结构均对应设置有一条所述公共电极线。

4.如权利要求1所述的阵列基板，其特征在于，所述至少一条公共电极线通过N个位于阵列基板上的过孔与所述公共电极连接，其中，2≤N≤A，A为由数据线划分的多列薄膜晶体管像素结构的总列数。

5.如权利要求4所述的阵列基板，其特征在于，所述N个过孔数间隔相同像素列数或间隔相同像素行数呈周期性排列。

6.如权利要求1所述的阵列基板，其特征在于，由栅线划分的多行薄膜晶体管像素结构中相邻两行薄膜晶体管像素结构的薄膜晶体管区域相邻排列，所述相邻两行薄膜晶体管像素结构各自的显示区域分别与与其相邻行薄膜晶体管像素结构的显示区域相邻排列。

7.如权利要求6所述的阵列基板，其特征在于，所述多行薄膜晶体管像素结构的每行薄膜晶体管像素结构均设有一条所述公共电极线。

8.如权利要求6所述的阵列基板，其特征在于，显示区域相邻排列的两行薄膜晶体管像素结构的两行显示区域仅设有一条所述公共电极线，所述公共电极线位于所述显示区域相邻排列的两行薄膜晶体管像素结构的交界处。

9.如权利要求1～8中任一项所述的阵列基板，其特征在于，所述薄膜晶体管像素结构中像素电极为条状电极，所述公共电极为块状电极，所述像素电极和公共电极之间间隔有钝化层。

10.如权利要求9所述的阵列基板，其特征在于，所述公共电极为覆盖整个阵列基板的块状电极。

11.如权利要求10所述的阵列基板，其特征在于，所述像素电极与所述薄膜晶体管的漏电极通过通孔连接，所述公共电极上在所述通孔的周围形成有直径大于所述通孔的隔离孔。

12.如权利要求9所述的阵列基板，其特征在于，所述公共电极线与所述栅线位于同一层，且与栅线平行。

13.如权利要求1～8中任一项所述的阵列基板，其特征在于，所述阵列基板为采用了视网膜显示技术的阵列基板。

14.一种阵列基板的制作方法，其特征在于，包括以下步骤：

S1：在基板上形成栅线图形和薄膜晶体管的栅极图形的同时，在基板上形成至少一条公共电极线图形；

S2：在形成所述栅线图形、栅极图形和公共电极线图形后，形成包括薄膜晶体管和位于所述薄膜晶体管之上的公共电极图形、像素电极图形及连接所述公共电极线图形和公共电极图形的第一过孔。

15.如权利要求14所述的阵列基板的制作方法，其特征在于，所述步骤S2具体包括：

在步骤S1之后的基板上形成薄膜晶体管；

在形成薄膜晶体管之后的基板上依次形成阻挡层，并在所述阻挡层上对应所述公共电极线图形的区域和薄膜晶体管的漏电极与所述像素电极的连接区域分别向下刻蚀形成所述第一过孔和用于连接漏电极与所述像素电极的第二过孔；

沉积导电薄膜，且在所述导电薄膜上第二过孔的周围通过构图工艺形成隔离孔，以形成公共电极图形；

在形成公共电极图形的基板上形成绝缘薄膜形成钝化层，并在所述钝化层上对应所述第二过孔的区域通过构图工艺形成穿过所述钝化层的套孔，所述套孔的直径小于所述隔离孔的直径，所述套孔和所述第二过孔构成连接像素电极与漏电极的通孔；

沉积导电薄膜，通过构图工艺形成条状像素电极，且像素电极通过所述通孔连接漏电极。

16.如权利要求14或15所述的阵列基板的制作方法，其特征在于，所述步骤S1中形成所述栅线图形和薄膜晶体管的栅极图形时，使由栅线划分的多行薄膜晶体管像素结构中相邻两行薄膜晶体管像素结构的栅极区域相邻排列，所述相邻两行薄膜晶体管像素结构中各自的显示区域分别与与其相邻行薄膜晶体管像素结构的显示区域相邻排列。