[发明专利]缓冲器控制电路和包括所述缓冲器控制电路的集成电路

权利要求书

1.一种缓冲器控制电路，包括：

电流供应单元，所述电流供应单元被配置成供应电流并响应于码而调整所述电流；

第一缓冲器，所述第一缓冲器被配置成接收所述电流并输出通过将在一个输入节点处接收到的参考电位与在另一个输入节点处接收到的参考电位进行比较所获得的值；

第二缓冲器，所述第二缓冲器被配置成将所述第一缓冲器的输出缓冲；以及

码发生单元，所述码发生单元被配置成响应于所述第二缓冲器的输出而产生所述码。

2.如权利要求1所述的缓冲器控制电路，其中，所述码发生单元被配置成产生所述码，使得所述电流在所述第二缓冲器的输出具有逻辑高电平时减小而在所述第二缓冲器的输出具有逻辑低电平时增加。

3.如权利要求1所述的缓冲器控制电路，其中，所述码发生单元被配置成：

辨别所述第二缓冲器的输出；

控制所述码的值，使得所述电流在所述第二缓冲器的输出具有逻辑高电平时减小而在所述第二缓冲器的输出具有逻辑低电平时增加；并且

在所述第二缓冲器的输出转变时锁定所述码的值。

4.如权利要求3所述的缓冲器控制电路，其中，所述码发生单元被配置成反复进行对所述码的值的控制，直至所述第二缓冲器的输出转变为止。

5.如权利要求1所述的缓冲器控制电路，其中，所述码发生单元包括：

递增/递减计数器，所述递增/递减计数器被配置成响应于所述第二缓冲器的输出而增加或减小所述码的值。

6.如权利要求5所述的缓冲器控制电路，其中，所述码发生单元还包括：

转变检测部，所述转变检测部被配置成在所述第二缓冲器的输出转变时将停止信号激活，

其中，当所述停止信号被激活时，所述递增/递减计数器的操作停止。

7.如权利要求1所述的缓冲器控制电路，其中，所述第一缓冲器包括P型差动放大器。

8.一种缓冲器控制电路，包括：

第一缓冲器，所述第一缓冲器被配置成输出通过将在一个输入节点处接收到的参考电位与在另一个输入节点处接收到的参考电位进行比较所获得的值；

电流吸收单元，所述电流吸收单元被配置成吸收电流且响应于码而调整所述电流；

第二缓冲器，所述第二缓冲器被配置成缓冲所述第一缓冲器的输出；以及

码发生单元，所述码发生单元被配置成响应于所述第二缓冲器的输出而产生所述码。

9.如权利要求8所述的缓冲器控制电路，其中，所述码发生单元被配置成产生所述码，使得所述电流在所述第二缓冲器的输出具有逻辑高电平时增加而在所述第二缓冲器的输出具有逻辑低电平时减小。

10.如权利要求8所述的缓冲器控制电路，其中，所述码发生单元被配置成：

辨别所述第二缓冲器的输出；

控制所述码的值，使得所述电流在所述第二缓冲器的输出具有逻辑高电平时增加而在所述第二缓冲器的输出具有逻辑低电平时减小；以及

在所述第二缓冲器的输出转变时锁定所述码的值。

11.如权利要求10所述的缓冲器控制电路，其中，所述码发生单元被配置成反复地进行对所述码的值的控制，直至所述第二缓冲器的输出转变为止。

12.如权利要求8所述的缓冲器控制电路，其中，所述码发生单元包括：

递增/递减计数器，所述递增/递减计数器被配置成响应于所述第二缓冲器的输出而增加或减小所述码的值。

13.如权利要求12所述的缓冲器控制电路，其中，所述码发生单元还包括：

转变检测部，所述转变检测部被配置成在所述第二缓冲器的输出转变时将停止信号激活，

其中，当所述停止信号被激活时，所述递增/递减计数器的操作停止。

14.如权利要求8所述的缓冲器控制电路，其中，所述第一缓冲器包括N型差动放大器。