[发明专利]具有超结结构的半导体器件的制造方法

权利要求书

1.一种具有超结结构的半导体器件的制造方法，其特征在于包括如下步骤：

（a）提供具有第一导电类型的半导体基板，所述半导体基板具有对应的第一主面与第二主面，半导体基板的第一主面与第二主面间包括第一导电类型漂移区与第一导电类型衬底层，所述第一导电类型漂移区的杂质浓度小于第一导电类型衬底层的杂质浓度；

（b）在所述半导体基板的第一主面上淀积硬掩膜层；选择性的掩蔽和刻蚀硬掩膜层，形成多个沟槽刻蚀的硬掩膜开口；

（c）通过所述硬掩膜开口，利用各向异性刻蚀方法在第一导电类型漂移区内刻蚀出多个深沟槽，所述深沟槽由第一主面垂直向下延伸，深度不超过第一导电类型漂移区的深度，所述每个深沟槽都具有第一侧壁和第二侧壁，所述第一侧壁与第二侧壁之间的间距为M，并且每个深沟槽都具有底部，所述深沟槽将第一导电类型漂移区分隔为多个第一导电类型台面区；

（d）通过倾角离子注入的方式分别向所述深沟槽的第一侧壁和第二侧壁注入第二导电类型杂质，从而在相邻深沟槽之间的第一导电类型台面区中形成第二导电类型柱，所述第二导电类型柱的深度不超过深沟槽的深度，同一个第一导电类型台面区内包含两个第二导电类型柱，所述两个第二导电类型柱的间距为N，并且N=M；

（e）去除第一主面上的硬掩膜层；

（f）利用外延生长工艺，在所述深沟槽内及第一主面上方生长第一导电类型外延层，所述第一导电类型外延层的第一导电类型杂质浓度与第一导电类型台面区的第一导电类型杂质浓度相等，所述深沟槽内的第一导电类型外延层与相邻深沟槽之间的第一导电类型台面区共同构成第一导电类型柱；

（g）平坦化和抛光第一主面，去除第一主面上的第一导电类型外延层，从而在半导体基板中形成具有由交替邻接排布的第一导电类型柱与第二导电类型柱所构成的超结结构；

（h）在上述具有超结结构半导体基板的第一主面上，通过常规半导体工艺，得到半导体器件对应的元件区域和周边区域，所述半导体器件的元件区域为平面型MOS结构或沟槽型MOS结构；

对于N型半导体器件的制造方法，所述第一导电类型为N型，所述第二导电类型为P型；对于P型半导体器件的制造方法，所述第一导电类型为P型，所述第二导电类型为N型。

2. 根据权利要求1所述具有超结结构的半导体器件的制造方法，其特征在于：所述步骤（d）中，通过倾角离子注入在所述深沟槽之间的第一导电类型台面区内注入第二导电类型杂质，所述深沟槽底部未注入第二导电类型杂质。

3. 根据权利要求1所述具有超结结构的半导体器件的制造方法，其特征在于：所述步骤（f）中，深沟槽内所填充生长的第一导电类型外延层的杂质浓度与第一导电类型漂移区的杂质浓度相等。

4. 根据权利要求1所述具有超结结构的半导体器件的制造方法，其特征在于：所述步骤（d）中，第一导电类型台面区内的第二导电类型柱具有相同的深度、宽度和杂质浓度。

5. 根据权利要求1所述具有超结结构的半导体器件的制造方法，其特征在于：所述步骤（d）中，需先后分别向深沟槽的第一侧壁与第二侧壁完成倾角离子注入工艺。

6. 根据权利要求1所述具有超结结构的半导体器件的制造方法，其特征在于：所述步骤（d）中，通过倾角离子注入的第二导电类型杂质种类包括硼或二氟化硼。

7. 根据权利要求1所述具有超结结构的半导体器件的制造方法，其特征在于：所述步骤（d）中，所述倾角离子注入的注入入射角度介于0度与45度之间。

8. 根据权利要求1所述具有超结结构的半导体器件的制造方法，其特征在于：所述硬掩膜层为LPTEOS、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅。

9. 根据权利要求1所述具有超结结构的半导体器件的制造方法，其特征在于：所述半导体基板的材料包括硅。