[发明专利]具有超结结构的半导体器件的制造方法

说明书

技术领域

本发明涉及一种半导体器件的制造方法，尤其是一种具有超结结构的半导体器件的制造方法。

背景技术

在中高压功率半导体器件领域，超结结构（Super Junction）已经被广泛采用，对比传统功率MOSFET器件，超结结构能获得更加优异的器件耐压与导通电阻的折中关系。超结结构形成于器件的漂移区内，该漂移区包括N导电类型柱（N柱）和P导电类型柱（P柱），N柱与P柱交替邻接设置而成的多个P-N柱对形成超结结构。N柱具有N导电类型杂质，P柱具有P导电类型杂质，而且，N柱的杂质量与P柱的杂质量保持一致。当具有超结结构的MOSFET器件截止时，超结结构中的N柱和P柱分别被耗尽，耗尽层从每个N柱与P柱间的P-N结界面延伸，由于N柱内的杂质量和P柱内的杂质量相等，因此耗尽层延伸并且完全耗尽N柱与P柱，从而支持器件耐压。

若想进一步降低器件的导通电阻，降低半导体基板漂移区的电阻率是重要途径之一，而要想同时确保器件耐压能力以及适宜于大生产的工艺窗口，则需要缩小元胞尺寸，缩小元胞尺寸就需要缩小有源区内每个超结结构的宽度，每个超结结构的宽度又是P柱的宽度与N柱的宽度之和，在P柱与N柱当中，只有与器件漂移区具有相同导电类型的一组导电类型柱才能作为电流流通的路径，因此，若能有效缩小与漂移区具有相反导电类型的那组导电类型柱的宽度，就可以确保在缩小总的P-N柱对宽度的前提下不影响器件导通电阻。

然而在实际制造工艺中，P柱的宽度很大程度上受到制造工艺的限制。以目前使用最多的“多次外延、光刻、注入工艺”为例，形成一个宽度为6um、深度为36um的P柱仅需要6次外延、光刻、注入即可；如果形成一个宽度为3um，深度为36um的P柱则需要的外延次数将增加到10次以上，制造成本也会极大的增加。

在美国专利US7601597中提及先刻蚀深沟槽，然后使用P型外延填充形成超结结构中P柱的方法虽然可以有效的避免使用多次外延、光刻、注入，但在实际工艺中，要形成非常窄的P柱时，由于所需沟槽的深宽比非常高，因此对刻蚀和外延填充工艺的能力要求极高，实际成本仍会极大的增加。

中国专利200680013510.6所提及的一种使用倾角注入的方式实现超结结构中P柱的方法，虽然有可能生产出比较窄的P柱，但由于注入后使用绝缘材料填充深沟槽，填充绝缘材料的部分不能作为电流流通路径，不能充分利用芯片面积，因此也不利于降低器件的导通电阻。

发明内容

针对现有技术中存在的上述不足，申请人经过研究改进，提供一种具有超结结构的半导体器件的制造方法，该方法工艺难度低，工艺步骤简单，可以制作出具有极小元胞宽度的超结半导体器件。

本发明的技术方案如下：

一种具有超结结构的半导体器件的制造方法，包括如下步骤：

（a）提供具有第一导电类型的半导体基板，所述半导体基板具有对应的第一主面与第二主面，半导体基板的第一主面与第二主面间包括第一导电类型漂移区与第一导电类型衬底层，所述第一导电类型漂移区的杂质浓度小于第一导电类型衬底层的杂质浓度；

（b）在所述半导体基板的第一主面上淀积硬掩膜层；选择性的掩蔽和刻蚀硬掩膜层，形成多个沟槽刻蚀的硬掩膜开口；

（c）通过所述硬掩膜开口，利用各向异性刻蚀方法在第一导电类型漂移区内刻蚀出多个深沟槽，所述深沟槽由第一主面垂直向下延伸，深度不超过第一导电类型漂移区的深度，所述每个深沟槽都具有第一侧壁和第二侧壁，所述第一侧壁与第二侧壁之间的间距为M，并且每个深沟槽都具有底部，所述深沟槽将第一导电类型漂移区分隔为多个第一导电类型台面区；

（d）通过倾角离子注入的方式分别向所述深沟槽的第一侧壁和第二侧壁注入第二导电类型杂质，从而在相邻深沟槽之间的第一导电类型台面区中形成第二导电类型柱，所述第二导电类型柱的深度不超过深沟槽的深度，同一个第一导电类型台面区内包含两个第二导电类型柱，所述两个第二导电类型柱的间距为N，并且N=M；

（e）去除第一主面上的硬掩膜层；

（f）利用外延生长工艺，在所述深沟槽内及第一主面上方生长第一导电类型外延层，所述第一导电类型外延层的第一导电类型杂质浓度与第一导电类型台面区的第一导电类型杂质浓度相等，所述深沟槽内的第一导电类型外延层与相邻深沟槽之间的第一导电类型台面区共同构成第一导电类型柱；

（g）平坦化和抛光第一主面，去除第一主面上的第一导电类型外延层，从而在半导体基板中形成具有由交替邻接排布的第一导电类型柱与第二导电类型柱所构成的超结结构；