[发明专利]芯片互连用铜-锡界面合金共化物微拉伸试样的制备方法

说明书

技术领域

本发明涉及的是一种测试技术领域的测试试样的制作方法，具体地说，是一种用于微电子芯片间互连的界面合金共化物力学性能测试试样的制作方法。

背景技术

三维集成技术可以有效缩短芯片间互连线长度，是微电子技术发展的一个重要方向。目前芯片间的导电连接使用的主要技术是微凸点键合，在铜互连顶端制作焊料，如锡，可以降低芯片间直接键合对温度、压力以及表面平坦度的要求。但是焊锡与被焊金属铜界面之间，在高温中会快速形成一薄层类似“锡合金”的化合物，称为界面合金共化物(IMC)，此物起源于锡原子与铜原子相互结合、渗入、迁移及扩散等动作，而在冷却固化之后立即出现一层薄薄的“共化物”，且事后还会逐渐成长增厚。此类物质其老化程度受到锡原子与底金属铜原子互相渗入的多少而分出好几道层次来，尤以良性Cu₆Sn₅及恶性Cu₃Sn最为常见，两者对焊锡性及焊点可靠度(即焊点强度)影响最大。为研究生成的铜锡界面合金共化物对焊点可靠度的影响，有必要制作出铜锡界面合金共化物的试样用于测试芯片间互连的力学性能。

经过现有文献检索发现，Q.K.Zhang等人在Acta Materialia(材料学报)上发表“In situ observations on creep fatigue fracture behavior of Sn-4Ag/Cu solder joints”(“原位观察Sn-4Ag/Cu钎焊接头蠕变断裂行为”)，该文献中报道了一种以Cu为底金属，Sn-Ag作为焊料的试样制备方法，并对其拉伸进行焊接头蠕变断裂行为的原位观察。该试样的制备方法是采用钎焊的焊接方法，将两个铜块对接，在接口间隙用熔融的Sn-4Ag合金填充，使其与母材铜金属相互扩散形成牢固连接。通常为实现电子产品的小型化，用于芯片互连的焊点尺寸在微米级，但是该文献中制备的试样尺寸为毫米级，不利于研究小型化芯片互连的力学性能。

Aibin Yu等人在2009年Electronic Components and Technology Conference(电子元件和技术会议)上发表“Three Dimensional Interconnects with High Aspect Ratio TSVs and Fine Pitch Solder Microbumps”(“高深宽比TSVs和小间距焊料微凸点实现三维互连”)，该文献展示了通过高深宽比TSV和小间距焊料微凸点实现高密度三维(3D)互连。在Si片上制备直径为16μm、凸点间距为25μm的Cu/Sn焊料微凸点，在TSV顶部制备化学镍金作为下凸点金属层，封装中焊料微凸点和下凸点金属层连接，形成界面合金共化物，实现牢固连接。此种连接方法实现了芯片间的高密度互连和小型化，但是其制备要求上下凸点的精确对准，制备工艺较复杂。

发明内容

本发明的目的在于克服现有技术的不足，提供一种用于测试芯片互连力学性能的铜-锡界面合金共化物试样的制备方法，利用微加工技术，制备一种焊点尺寸在微米级的界面合金共化物试样，且其尺寸范围、铜锡含量均能实现可控，制备工艺简单。

本发明是通过以下技术方案实现的，本发明利用光刻、显影技术，实现铜、锡所在区域的图形化，并采用电镀技术获得微米级的铜锡焊料，最后通过回流冷却制得铜锡界面合金共化物试样。

本发明具体步骤如下：

第一步，在玻璃基片上，甩光刻胶，并在其上溅射Cr/Cu种子层；

所述的光刻胶，其厚度为5～50μm，用作最后试样释放的牺牲层。

第二步，在Cr/Cu种子层上，依次进行甩光刻胶、曝光、显影处理，根据掩膜版的设计形状完成铜层光刻胶的图形化；在图形化的Cr/Cu种子层上，电镀出铜薄膜层；

所述的掩膜版形状可根据需要进行不同的形状设计，实现铜含量的可控。

所述的电镀金属铜层，其厚度可通过电流密度和电镀时间来调节。

第三步，在电镀的铜层表面，依次进行甩光刻胶、曝光、显影处理，根据掩膜版的设计形状完成锡层光刻胶的图形化；在图形化的Cr/Cu种子层上，电镀出锡薄膜层；

所述的光刻胶将电镀的铜层表面覆盖，为后续的电镀锡做绝缘阻隔。

所述的掩膜版形状可根据需要进行不同的形状设计，实现锡含量的可控。

所述的电镀金属锡层，其厚度可通过电流密度和电镀时间来调节。

第四步，去除图形化的光刻胶，然后以平面加工技术，将上述的铜层和锡层进行平坦化加工，实现锡层和铜层的表面齐平；