[发明专利]一种具有高锗组分的锗硅沟道PMOS的制备方法有效
| 申请号： | 201210107600.9 | 申请日： | 2012-04-13 |
| 公开（公告）号： | CN102610530A | 公开（公告）日： | 2012-07-25 |
| 发明（设计）人： | 王向展;王微;曾庆平;罗谦;郑良辰;刘斌;甘程 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 成都科海专利事务有限责任公司 51202 | 代理人： | 盛明洁 |
| 地址： | 610054 四川省*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 具有 组分 沟道 pmos 制备 方法 | ||
1.一种具有高锗组分的锗硅沟道PMOS的制备方法，其特征在于：在制作PMOS期间的硅(Si)衬底上在外延锗硅(SiGe)之前，先通过氮化硅(SiN)薄膜在Si中引入张应变，形成具有张应力的应变硅，并利用浅槽隔离区(STI)记忆应变硅中少量的张应变，然后去掉SiN薄膜，最后在该应变硅上外延锗(Ge)组分较高的SiGe层作为沟道，在其上制作PMOS器件，制备的步骤如下：
步骤一：选用Si衬底，并清洗干净；
步骤二：在Si衬底(1)上淀积SiO2层(2)和SiN层(3)，则在Si衬底(1)中引入少量张应力，形成张应变Si层(4)；
步骤三：刻蚀出隔离区STI(5)；
步骤四：在隔离区STI(5)中填充SiO2；
步骤五：去掉SiO2层(2)和SiN层(3)，露出张应变Si层(4)表面；
步骤六：在应变Si层(4)上外延高Ge组分形成压应变SiGe层(6)作为PMOS器件的沟道；
步骤七：在具有压应变SiGe层(6)沟道上，按已有技术制作PMOS器件。
2.根据权利要求1所述的高锗组分的锗硅沟道PMOS的制备方法，其特征在于：在硅衬底(1)上淀积SiO2薄膜(2)，其厚度为20 nm～50nm。
3.根据权利要求1所述的高锗组分的锗硅沟道PMOS的制备方法，其特征在于：通过等离子体增强化学气相沉积法(PECVD)在SiO2薄膜(2)上淀积一层具有-3.5～-2Gpa压应力的氮化硅(SiN)薄膜(3)，并通过氮化硅(SiN)薄膜在Si衬底中引入张应力，形成具有张应力的应变Si层(4)。
4.根据权利要求1所述的高锗组分的锗硅沟道PMOS的制备方法，其特征在于：用干法刻蚀、或用各向异性刻蚀方法刻蚀出隔离区STI(5)。
5.根据权利要求1所述的高锗组分的锗硅沟道PMOS的制备方法，其特征在于：用化学机械抛光方法去掉SiN薄膜(3)以及SiO2层(2)，露出具有张应力的应变Si层(4)。
6.根据权利要求1所述的高锗组分的锗硅沟道PMOS的制备方法，其特征在于：采用PECVD、MBE外延设备，在应变Si层(4)上外延Ge组分为60％～90％的SiGe层(6)作为器件的沟道层。
7.根据权利要求1所述的高锗组分的锗硅沟道PMOS的制备方法，其特征在于：同常规PMOS的制作方法一致，先后形成栅氧化层(7)、多晶硅栅(8)、侧墙(9)、对源区(10)、漏区(11)进行掺杂并退火、形成钝化层(12)，完成器件的制作。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210107600.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：硅材料的压差湿处理装置及其处理方法
- 下一篇：一种改善铸铁高速切削性能的方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
