[发明专利]硬掩膜层结构及其制造方法和半导体器件制造方法有效
申请号: | 201210109919.5 | 申请日: | 2012-04-13 |
公开(公告)号: | CN103377886A | 公开(公告)日: | 2013-10-30 |
发明(设计)人: | 邓浩;周鸣 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/033 | 分类号: | H01L21/033;H01L21/768 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅;李时云 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 硬掩膜层 结构 及其 制造 方法 半导体器件 | ||
1.一种硬掩膜层结构制造方法,其特征在于,包括:
提供一形成有含碳低K介质层的半导体衬底;
通过无氧等离子体增强沉积法在所述含碳低K介质层上形成第一TEOS硬掩膜层;以及
通过有氧等离子体增强沉积法在所述第一TEOS硬掩膜层上形成第二TEOS硬掩膜层。
2.如权利要求1所述的硬掩膜层结构制造方法,其特征在于,所述第一TEOS硬掩膜层的厚度为
3.如权利要求1所述的硬掩膜层结构制造方法,其特征在于,形成第一TEOS硬掩膜层的无氧等离子体增强沉积参数包括:TEOS的供应速率为100~300mg/min;He的气体流量为2000~4000sccm;Ar的气体流量为1000~2000sccm;高频射频功率为300~600瓦;低频射频功率为150~250瓦;处理压力为3~8torr。
4.如权利要求1所述的硬掩膜层结构制造方法,其特征在于,还包括:在所述第二TEOS硬掩膜层上沉积金属硬掩膜层。
5.如权利要求4所述的硬掩膜层结构制造方法,其特征在于,所述金属硬掩膜层为TiN和/或TaN。
6.一种硬掩膜层结构,其特征在于,包括:
通过无氧等离子体增强沉积法形成的第一TEOS硬掩膜层;以及
通过有氧等离子体增强沉积法形成于第一TEOS硬掩膜层上的第二TEOS硬掩膜层。
7.如权利要求6所述的硬掩膜层结构,其特征在于,所述第一TEOS硬掩膜层的厚度为
8.如权利要求6所述的硬掩膜层结构,其特征在于,所述硬掩膜层结构还包括位于所述第二TEOS硬掩膜层上的金属硬掩膜层。
9.如权利要求8所述的硬掩膜层结构,其特征在于,所述金属硬掩膜层为TiN和/或TaN。
10.一种半导体器件制造方法,其特征在于,使用如权利要求1至5中任一项所述的硬掩膜层结构制造方法形成硬掩膜层结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210109919.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造