[发明专利]一种提前终止异步比较器

权利要求书

1.一种提前终止异步比较器，其特征在于，由至少一个两位异步比较单元及一个终止判断电路构成；两个以上的异步比较单元级联后与终止判断电路构成多位终止异步比较器，所述异步比较单元级联后，每个两位异步比较单元的小于信号输出端、大于信号输出端与终止判断电路的输入端连接，异步比较单元的相等信号输出端从高位到低位依次连接，最低位异步比较单元的相等信号输出端与终止判断电路的相等信号输入端连接，所述终止判断电路输出为所述提前终止异步比较器的大于或相等信号、完成信号、小于信号输出端，待检测信号输入到异步比较单元的输入端；

   所述异步比较单元的预充电信号端与终止判断电路的预充电信号端连接。

2.根据权利要求1所述的一种提前终止异步比较器，其特征在于，异步比较单元由PMOS管、NMOS管、反相器1、反相器2、反相器3构成；所述P表示PMOS管，N表示NMOS管；其中P₁、P₂、P₃、P₄、P₅、P₆的源极接电源， P₂、P₃、P₅、N₂₀的栅极接预充电信号，N₂₀的源级接地；

P₁、P₂、N₁、N₃的漏极与反相器1 的输入端相接，P₁的栅极与反相器1的输出端相接，作为大于信号的输出端；

P₃、P₄、 N₆的漏极与反相器2的输入端相接， P₄的栅极与反相器2的输出端相接，作为相等信号的输出端；

P₅、P_6、 N₁₅、N₁₈的漏极与反相器3的输入端相接， P₆的栅极与反相器3的输出端相接，作为小于信号的输出端；

N₃、N₆ 、N₁₅的栅极连接作为相等信号的输入端；

N₄和N₉的栅极连接作为异步比较单元的输入A₀， N₁和N₁₃的栅极接异步比较单元的输入A₁；

N₁₀和N₁₇的栅极接异步比较单元的输入B₀， N₁₄和N₁₉的栅极接异步比较单元的输入B₁， N₇和N₁₆的栅极接异步比较单元的输入                                               ， N₁₁和N₁₈的栅极接异步比较单元的输入， N₅和N₈的栅极接异步比较单元的输入， N₂和N₁₂的栅极接异步比较单元的输入， N₁的源极与N₂的漏极相接， N₃的源极与N₄的漏极相接， N₄的源极与N₅的漏极相接， N₆的源极与N₇和N₉的漏极相接， N₇的源极与N₈的漏极相接， N₉的源极与N₁₀的漏极相接， N₁₅的源极与N₁₆的漏极相接， N₁₆的源极与N₁₇的漏极相接， N₅、N₈、N₁₀、N₁₇的源极与N₁₁、N₁₃的漏极相接， N₁₁的源极与N₁₂的漏极相接， N₁₃的源极与N₁₄的漏极相接， N₂、N₁₂、N₁₄、N₁₉的源极与N₂₀的漏极相接， N₂₀的源极接地。

3.根据权利要求1所述一种提前终止异步比较器，其特征在于所述终止判断电路包括输出大于或相等信号的动态逻辑电路、输出小于信号的动态逻辑电路及一个逻辑或门，所述两个动态逻辑电路的输出端分别连接到或门的输入端。