[发明专利]一种提前终止异步比较器

说明书

技术领域

本发明涉及电子技术领域，特别涉及一种提前终止异步比较器。

 

背景技术

随着集成电路设计进入深亚微米工艺技术，功耗逐渐成为人们考虑和关注的因素。特别是个人计算设备和移动通信终端的快速增长，迫切需要通过低功耗技术来减少封装成本和提高产品的可靠性。因此低功耗设计成为集成电路设计的一个重要方向，贯穿于从系统设计、逻辑设计到物理设计以及工艺实现的整个集成电路设计流程。另一方面，基本运算单元的低功耗设计是低功耗设计重要的内容。比较器是数字系统的重要基本运算单元，传统的比较器消耗的功耗比较大。比较器的低功耗设计对于降低系统的功耗具有重大的意义。

同步比较器是并行计算的，只要有输入，所有的数据都会并行进行运算，最后得到比较结果。也就是说，输入的每一位数据都会进行运算。但是，根据概率论的知识，两个随机数进行比较，前3位就可以比较出结果的概率达到87.5%。随着位宽的增加，同步比较器有越来越多的数位进行没有必要的运算，因此消耗了越来越多的功耗。

针对这个问题，迫切需要设计一种低功耗的比较器，从根本上减少比较运算的次数，从而降低功耗。

 

发明内容

本发明的在于克服现有技术存在的缺点与不足，本发明提出一种提前终止异步比较器，本发明可以直接应用于低功耗异步LDPC解码器。

本发明采用如下技术方案：

一种提前终止异步比较器，由至少一个两位异步比较单元及一个终止判断电路构成；两个以上的异步比较单元级联后与终止判断电路构成多位提前终止异步比较器，所述异步比较单元级联后，每个两位异步比较单元的小于信号输出端、大于信号输出端与终止判断电路的输入端连接，异步比较单元的相等信号输出端从高位到低位依次连接，最低位异步比较单元的相等信号输出端与终止判断电路的相等信号输入端连接，所述终止判断电路输出为所述提前终止异步比较器的大于或相等信号、完成信号、小于信号输出端，待检测信号输入到异步比较单元的输入端；

   所述异步比较单元的预充电信号端与终止判断电路的预充电信号端连接

所述异步比较单元由PMOS管、NMOS管、反相器1、反相器2、反相器3构成；所述P表示PMOS管，N表示NMOS管；其中P₁、P₂、P₃、P₄、P₅、P₆的源极接电源， P₂、P₃、P₅、N₂₀的栅极接预充电信号，N₂₀的源级接地；

P₁、P₂、 N₁、N₃的漏极与反相器1 的输入端相接，P₁的栅极与反相器1的输出端相接，作为大于信号的输出端；

P₃、P₄、 N₆的漏极与反相器2的输入端相接， P₄的栅极与反相器2的输出端相接，作为相等信号的输出端；

P₅、P_6、 N₁₅、N₁₈的漏极与反相器3的输入端相接， P₆的栅极与反相器3的输出端相接，作为小于信号的输出端；

N₃、N₆ 、N₁₅的栅极连接作为相等信号的输入端；

N₄和N₉的栅极连接作为异步比较单元的输入A₀， N₁和N₁₃的栅极接异步比较单元的输入A₁；