[发明专利]大马士革结构的制作方法

权利要求书

1.一种大马士革结构的制作方法，其特征在于，所述制作方法包括：

提供半导体衬底；

在所述半导体衬底上形成介电层，所述介电层为介电常数小于3.9而不小于2.55的低k介电层或介电常数小于2.55的超低k介电层；

刻蚀所述介电层，形成部分通孔或全通孔；

形成所述部分通孔或全通孔之后，利用包含O₂的第一气体对所述介电层进行第一刻蚀，形成部分沟槽；

形成所述部分沟槽之后，利用包含CH₄的第二气体至少对所述部分沟槽进行表面处理；

所述表面处理之后，利用所述第一气体对所述部分沟槽下方的介电层进行第二刻蚀。

2.根据权利要求1所述的制作方法，其特征在于，所述第二气体还包括N₂。

3.根据权利要求2所述的制作方法，其特征在于，所述表面处理过程中，工艺条件包括：N₂的流量为100sccm～500sccm，CH₄的流量为10sccm～200sccm，压力为10Torr～100Torr，功率为100W～500W，射频功率为2MHz～60MHz，时间为8s～60s。

4.根据权利要求3所述的制作方法，其特征在于，所述工艺条件还包括：温度为20℃～100℃。

5.根据权利要求3所述的制作方法，其特征在于，所述工艺条件还包括：0V～1000V的直流电压。

6.根据权利要求1所述的制作方法，其特征在于，所述第一气体还包括C₄F₈。

7.根据权利要求1所述的制作方法，其特征在于，全沟槽由所述第一刻蚀、第二刻蚀步骤形成。

8.根据权利要求7所述的制作方法，其特征在于，所述部分沟槽的深度为所述全沟槽深度的三分之二。

9.一种大马士革结构的制作方法，其特征在于，所述制作方法包括：

提供半导体衬底；

在所述半导体衬底上形成介电层，所述介电层为介电常数小于3.9而不小于2.55的低k介电层或介电常数小于2.55的超低k介电层；

在所述介电层上形成具有第一开口的硬掩模层，所述第一开口用于定义沟槽的位置；

在所述硬掩模层上形成具有第二开口的光刻胶层，所述第二开口用于定义通孔的位置；

以所述光刻胶层为掩模刻蚀所述介电层，形成部分通孔；

去除所述光刻胶层，以所述硬掩模层为掩模，利用包含O₂的第一气体对所述介电层进行第一刻蚀，形成部分沟槽；

形成所述部分沟槽之后，利用包含CH₄的第二气体对所述部分通孔及部分沟槽进行表面处理；

所述表面处理之后，以所述硬掩模层为掩模，利用所述第一气体对所述部分沟槽下方的介电层进行第二刻蚀。

10.根据权利要求9所述的制作方法，其特征在于，所述硬掩模层包括金属硬掩模。

11.根据权利要求10所述的制作方法，其特征在于，所述金属硬掩模的材质为TiN或BN。

12.根据权利要求9所述的制作方法，其特征在于，所述第二气体还包括N₂。

13.根据权利要求12所述的制作方法，其特征在于，所述表面处理过程中，工艺条件包括：N₂的流量为100sccm～500sccm，CH₄的流量为10sccm～200sccm，压力为10Torr～100Torr，功率为100W～500W，射频功率为2MHz～60MHz，时间为8s～60s。

14.根据权利要求13所述的制作方法，其特征在于，所述工艺条件还包括：温度为20℃～100℃。

15.根据权利要求13所述的制作方法，其特征在于，所述工艺条件还包括：0V～1000V的直流电压。

16.根据权利要求9所述的制作方法，其特征在于，所述第一气体还包括C₄F₈。

17.根据权利要求9所述的制作方法，其特征在于，全沟槽由所述第一刻蚀、第二刻蚀步骤形成。

18.根据权利要求17所述的制作方法，其特征在于，所述部分沟槽的深度为所述全沟槽深度的三分之二。