[发明专利]具有镶嵌位线的半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

第一导电图案，所述第一导电图案彼此相邻，并由包括第一沟槽和第二沟槽的沟槽隔离；

第二导电图案，所述第二导电图案形成在所述第一沟槽中；以及

绝缘图案，所述绝缘图案填充所述第二导电图案之下的所述第二沟槽，并形成在所述第一导电图案与所述第二导电图案之间。

2.如权利要求1所述的半导体器件，其中，所述第二沟槽被限定在所述第一沟槽之下，并具有比所述第一沟槽的临界尺寸小的临界尺寸。

3.如权利要求1所述的半导体器件，其中，所述第二沟槽被限定在所述第一沟槽之下，并具有朝所述第二沟槽的底部逐渐减小的临界尺寸。

4.如权利要求1所述的半导体器件，其中，所述绝缘图案包括形成在所述第二导电图案之下的第一绝缘图案，以及形成在所述第一导电图案与所述第二导电图案之间的第二绝缘图案，并且

所述第一绝缘图案具有比所述第二导电图案小的临界尺寸。

5.如权利要求1所述的半导体器件，其中，所述绝缘图案包括形成在所述沟槽的底部和侧壁上的第一绝缘图案，以及形成在所述第二导电图案与所述第一绝缘图案之间的第二绝缘图案。

6.一种半导体器件，包括：

相邻的多个插塞，所述相邻的多个插塞由包括第一沟槽和第二沟槽的沟槽隔离；

位线，所述位线形成在所述第一沟槽中；以及

绝缘层，所述绝缘层填充所述位线之下的所述第二沟槽，且形成在所述插塞与所述位线之间。

7.如权利要求6所述的半导体器件，其中，所述第二沟槽被限定在所述第一沟槽之下，并且具有比所述第一沟槽的临界尺寸小的临界尺寸。

8.如权利要求6所述的半导体器件，其中，所述第二沟槽被限定在所述第一沟槽之下，并具有朝所述第二沟槽的底部逐渐减小的临界尺寸。

9.如权利要求6所述的半导体器件，其中，所述绝缘层包括形成在所述沟槽的底部和侧壁上的第一绝缘层，以及形成在所述位线与所述第一绝缘层之间的第二绝缘层。

10.如权利要求9所述的半导体器件，其中，所述第一绝缘层包括氮化物层，所述第二绝缘层包括氧化物层。

11.如权利要求6所述的半导体器件，还包括将相邻的有源区隔离的隔离层。

12.如权利要求11所述的半导体器件，其中，所述相邻的插塞包括形成在所述有源区之上且由所述沟槽隔离的储存节点接触插塞。

13.如权利要求12所述的半导体器件，其中，所述位线填充所述绝缘层之上的所述第一沟槽。

14.如权利要求13所述的半导体器件，其中，所述第二沟槽被限定在所述第一沟槽之下，并具有比所述第一沟槽的临界尺寸小的临界尺寸。

15.如权利要求13所述的半导体器件，其中，所述第二沟槽被限定在所述第一沟槽之下，并具有朝所述第二沟槽的底部逐渐减小的临界尺寸。

16.如权利要求13所述的半导体器件，其中，所述绝缘层包括形成在所述沟槽的底部和侧壁上的第一绝缘层，以及形成在所述位线与所述第一绝缘层之间的第二绝缘层。

17.一种制造半导体器件的方法，包括以下步骤：

在半导体衬底之上形成初步第一导电图案；

刻蚀所述初步第一导电图案并由此形成由包括第一沟槽和第二沟槽的沟槽隔离的第一导电图案，其中，所述第二沟槽被限定在所述第一沟槽之下，且具有比所述第一沟槽的临界尺寸小的临界尺寸；

形成间隙填充所述第二沟槽且被设置在所述第一沟槽的侧壁上的绝缘层；以及

形成填充所述第一沟槽的第二导电图案。

18.如权利要求17所述的方法，其中，包括所述第一沟槽和所述第二沟槽的所述沟槽通过以下步骤来限定：

通过刻蚀所述初步第一导电图案来限定第一沟槽；

在所述第一沟槽的侧壁上形成牺牲层；以及

通过利用所述牺牲层作为阻挡层来刻蚀所述初步第一导电图案而限定第二沟槽，以将所述初步第一导电图案划分成所述第一导电图案。

19.如权利要求17所述的方法，其中，所述第一导电图案包括储存节点接触插塞，所述第二导电图案包括位线。

20.如权利要求18所述的方法，其中，形成所述初步第一导电图案的步骤包括：形成将所述半导体衬底的相邻的有源区隔离的隔离层；并且其中，所述第二沟槽包括通过刻蚀所述隔离层所限定的第三沟槽。