[发明专利]基于FPGA和DSP的多路直流电机控制系统

权利要求书

1.一种基于DSP和FPGA的多路(10路)直流电机控制系统，其特征在于系统由：主控可编程逻辑器件模块1，数字信号处理器模块2，人机交互界面3，CPU电源模块4，内部通信模块5，状态指示模块一6，底层驱动模块7，10路直流电机模块8，状态指示模块二9，强电电源模块10，采样模块11，控制界面模块12等模块组成。

2.依据权利要求1所述的基于DSP和FPGA的多路(10路)直流电机控制系统，其连接关系为：数字信号处理器模块通过内部通信模块与可编程逻辑器件模块连接，且分别与CPU电源模块，状态指示模块一，采样模块以及人机交互模块等模块相连接。可编程逻辑器件模块分别与内部通信模块，CPU电源模块，状态指示模块一，底层驱动模块以及控制界面模块等模块相连。底层驱动模块分别与10路直流电机模块和强电电源模块相连。10路直流电机模块分别与状态指示模块，采样模块相连。

3.依据权利要求1所述的主控可编程逻辑器件模块采用以由Altera公司出品的Cyclne系列FPGA为主芯片，型号为EP1C6Q240C8N。该款FPGA引脚为240脚，I/O口超过100个，能充分地与外界进行交互。可编程逻辑器件模块由CPU电源模块提供两路供电，一路为1.5V内核电源，一路为3.3VI/O供电电源。在芯片本身的I/O资源中，分配32个I/O口予控制界面模块，20个I/O予底层驱动模块，45个I/O予内部通信模块。通过大量的I/O口实现与外界多模块的连接。

4.依据权利要求1所述的数字信号处理器模块以TI公司出品TMS320F2812为主芯片，最高主频150MHz，保证了处理信号的快速性和实时性，高速的信号可以提供实时的位置信息，保证控制信号响应的快速性。TMS320F2812采用经典的哈佛总线结构，利用多总线在存储器、外围模块和CPU之间转移数据。程序读总线有22根地址线和32根数据线，数据读写数据线都是32位，这种多总线结构使得它可以在一个周期内并行完成取指令、读数据和写数据，同时它也采用了指令流水线技术，使得信号的处理速度明显提高。由CPU电源模块提供两路供电，一路为1.9V内核电源，一路为3.3VI/O供电电源。通过内部GPIO模块连接状态指示模块一，以显示DSP是否正常工作。

5.依据权利要求1所述的内部通信模块总共由45根线组成，包括16位数据线，24位地址线，5位内部时钟控制线。内部通信模块是连接主控可编程逻辑器件模块和数字信号处理器模块的桥梁，由FPGA控制的DSP时序，通过5位内部时钟控制线来完成。16位数据线和24位地址线实现两芯片间的数据交换。

6.依据权利要求1所述的底层驱动模块由电平转换单元连接驱动电路单元组成。驱动电路单元主要采用飞思卡尔公司生产的MC33886为主控芯片。MC33886芯片是飞思卡尔公司生产的5A集成H桥芯片，内置了防止H桥桥臂同侧导通的控制逻辑，栅极驱动电路，电荷泵以及输出电路。最大持续输出电流为5A且集成了保护电路。MC33886芯片通过其四根输出线可以实现电机的正反转转和制动。电平转换单元采用TI公司出品的SN74LVC4245电源转换芯片为主芯片，实现从3.3V电平转换到5V电平，从而适用于驱动电路单元。

7.依据权利要求1所述的CPU电源模块采由220V交流转5V直流电源单元以及电转换单元组成。220V交流转5V直流电源单元采用通用的5V3A直流电源，该单元为主控可编程逻辑器件模块以及数字信号处理器模块提供总的直流电源。通过两款芯片：AS2830AT3.3，AS2830AT1.5来实现对DSP和FPGA的内核和I/O口进行供电。