[发明专利]基于FPGA和DSP的多路直流电机控制系统无效

专利信息
申请号: 201210116229.2 申请日: 2012-04-19
公开(公告)号: CN103378772A 公开(公告)日: 2013-10-30
发明(设计)人: 林桂;孙君洋;郑耀;傅洋;宗冰心 申请(专利权)人: 林桂
主分类号: H02P5/68 分类号: H02P5/68
代理公司: 暂无信息 代理人: 暂无信息
地址: 200240 上海市*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 基于 fpga dsp 直流电机 控制系统
【说明书】:

(一)技术领域:

发明属于电机控制技术领域,涉及FPGA以及DSP的多路直流电机的控制系统。

(二)背景技术:

直流电机控制技术在工业生产中存在广泛的应用,现代工业的飞速发展对直流电机控制的要求也越来越高,比如机床,印刷机等等的应用比例尤为显著。传统的以单片机为CPU的运动控制卡已经不能满足现代工业和社会发展的要求。归纳起来,主要表现在:

(1)结构封闭

提供给用户的只是特定环境下的特定功能的目标作业,控制系统的内部包括控制算法和底层的接口等对用户是一个“黑箱”。这种结构不便于对系统的功能进行扩展和改进,同时也不便于对系统资源的共享和再利用。

(2)控制软件的兼容性差

软件的结构依赖于处理器硬件,难于在不同的系统间移植,不便于软件的升级或更新。

(3)容错性和可靠性差

(4)并行能力差

单片机指令执行以精简指令系统来完成,即指令与指令间为顺序执行方式,遇到突发状况只能采取中断系统进行处理,意味着必须一定时间的等待,完全无法进行并行处理。从而在应对高速度,复杂系统时无法胜任。另外,现今市场上已有用于工业中的直流电机控制系统,驱动电路采用人工搭建H桥,而且控制的电机数量有限,基本上以一个控制系统控制一台电机,控制范围有限,而且成本高昂,灵活性查。

(三)发明内容:

本发明目的是提供基于以总线方式进行通信的FPGA以及DSP为核心CPU的多路直流电机控制系统。通过TI公司生产的型号为TMS320F2812的DSP(数字信号处理器)对强电回路端反馈回来的数据进行分析,并且实现与Altera公司生产的型号为EP1C6Q240C8N的FPGA通信,由FPGA向多路直流电机输出脉宽调制波(PWM波)进行控制,并且实现逻辑控制以及强电回路的保护,其中,FPGA为主控芯片。

本发明的技术方案:一种基于DSP和FPGA的多路(10路)直流电机控制系统,其特征在于系统由:主控可编程逻辑器件模块1,数字信号处理器模块2,人机交互界面3,CPU电源模块4,内部通信模块5,状态指示模块一6,底层驱动模块7,10路直流电机模块8,状态指示模块二9,强电电源模块10,采样模块11,控制界面模块12等模块组成。

上述所说的一种基于DSP和FPGA的多路(10路)直流电机控制系统,其连接关系为:数字信号处理器模块通过内部通信模块与可编程逻辑器件模块连接,且分别与CPU电源模块,状态指示模块一,采样模块以及人机交互模块等模块相连接。可编程逻辑器件模块分别与内部通信模块,CPU电源模块,状态指示模块一,底层驱动模块以及控制界面模块等模块相连。底层驱动模块分别与10路直流电机模块和强电电源模块相连。10路直流电机模块分别与状态指示模块,采样模块相连。

上述所说的主控可编程逻辑器件模块采用以由Altera公司出品的Cyclne系列FPGA为主芯片,型号为EP1C6Q240C8N。该款FPGA引脚为240脚,I/O口超过100个,能充分地与外界进行交互。可编程逻辑器件模块由CPU电源模块提供两路供电,一路为1.5V内核电源,一路为3.3VI/O供电电源。在芯片本身的I/O资源中,分配32个I/O口予控制界面模块,20个I/O予底层驱动模块,45个I/O予内部通信模块。通过大量的I/O口实现与外界多模块的连接。

上述所说的数字信号处理器模块以TI公司出品TMS320F2812为主芯片,最高主频150MHz,保证了处理信号的快速性和实时性,高速的信号可以提供实时的位置信息,保证控制信号响应的快速性。TMS320F2812采用经典的哈佛总线结构,利用多总线在存储器、外围模块和CPU之间转移数据。程序读总线有22根地址线和32根数据线,数据读写数据线都是32位,这种多总线结构使得它可以在一个周期内并行完成取指令、读数据和写数据,同时它也采用了指令流水线技术,使得信号的处理速度明显提高。由CPU电源模块提供两路供电,一路为1.9V内核电源,一路为3.3VI/O供电电源。通过内部GPIO模块连接状态指示模块一,以显示DSP是否正常工作。

上述所说的内部通信模块总共由45根线组成,包括16位数据线,24位地址线,5位内部时钟控制线。内部通信模块是连接主控可编程逻辑器件模块和数字信号处理器模块的桥梁,由FPGA控制的DSP时序,通过5位内部时钟控制线来完成。16位数据线和24位地址线实现两芯片间的数据交换。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于林桂,未经林桂许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210116229.2/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top