[发明专利]一种维特比译码装置和方法

权利要求书

1.一种维特比译码装置，包含输入缓存及选择单元，用于接收数据输入和信号时钟；分支度量单元，用于将所述输入缓存及选择单元的输出数据分成不同的分支和计算路径度量值；加-比-选单元，用于累加所述分支度量单元输出的路径度量值，选取出幸存路径；路径度量存储单元，用于存储所述加-比-选单元输出的路径度量值，并返回给所述加-比-选单元做累加的初始值；幸存路径存储单元，用于存储所述加-比-选单元选取出的所述幸存路径；回溯单元，用于根据所述幸存路径存储单元输出的所述幸存路径中，选取出最佳路径，并做回溯处理，输出译码结果；其特征在于，所述装置还包括：信号可靠性测试单元，用于对信号测试并输出信号可靠度数据；码元扩展单元，用于根据所述信号可靠度数据和卷积码形式，计算出需要扩展的码元长度，并将所述码元长度输出到所述输入缓存及选择单元和所述回溯单元，用于码元扩展。

2.根据权利要求1所述的维特比译码装置，其特征在于，所述信号可靠性测试单元对输入信号进行实时检测，输出所述信号可靠度数据。

3.根据权利要求1所述的维特比译码装置，其特征在于，所述信号可靠性测试单元对所述回溯单元的所述译码结果进行实时检测，输出所述信号可靠度数据。

4.根据权利要求1所述的维特比译码装置，其特征在于，所述输入缓存及选择单元根据维特比译码（n,k,N）的卷积形式、所述码元长度M，和回溯长度L，将输入的整帧数据划分成长度为                                               的段落序列。

5.根据权利要求1所述的维特比译码装置，其特征在于，输入数据帧长小于，则直接采用结尾译码算法。

6.根据权利要求1、4所述的维特比译码装置，其特征在于，每一所述段落序列的最后扩展P个码元，，且上一段落序列扩展的P个码元，同时作为下一段序列开始的P个码元。

7.根据权利要求1，4所述的维特比译码装置，其特征在于，所述加-比-选单元状态数和加-比-选分支单元数均为2^K(N-1)，所述加-比-选单元对每一状态处可能的路径度量进行累加，并选取最小度量处的路径作为该状态的幸存路径。

8.根据权利要求1,4所述的维特比译码装置，其特征在于，所述路径度量存储单元在存储路径长度等于回溯长度时，记录此刻的路径度量值，且在下一段落序列开始时，回送到所述加-比-选单元作为初始值。

9.根据权利要求1，4所述的维特比译码装置，其特征在于，所述回溯单元根据所述码元扩展单元的所述码元长度，当路径存储长度达到L+M时，标志本段落序列译码完成，且开始在所述幸存路径存储单元中选取路径度量值最小的作为最佳路径，选取最佳路径的前L长度序列作为该段落的译码结果输出。

10.根据权利要求1至8任一项所述的维特比译码装置，其特征在于，所述装置还包括参数配置及控制单元，用于接收配置参数信息，所述参数包括帧长、卷积码形式和回溯长度，并对所述输入缓存及选择单元，所述分支度量单元，所述加-比-选单元，所述码元扩展单元和所述回溯单元进行初始化操作。

11.一种维特比译码方法，其特征在于，所述方法包括：

步骤一，进行信号可靠度检测；

步骤二，确定扩展码元长度M；

步骤三，根据卷积码形式（n,k,N）、码元长度M和回溯长度L对所述输入数据做截短处理；

步骤四，判断输入数据帧长是否大于，是，则进行步骤五，否，则对所述数据进行结尾译码后，跳转到步骤九；

步骤五，进行分支度量计算；

步骤六，循环进行加-比-选操作，并存储结果，直到路径存储长度为L+M时，转到步骤七；

步骤七，在所有存储路径中判断最佳匹配路径，并回溯所述最佳匹配路径前L长度的序列作为译码结果；

步骤八，判断整帧数据是否完成，是，则跳转到步骤九，否，则跳转到步骤一，且步骤六中所述加-比-选单元取上一轮路径存储长度为L时的存储值作为初始值；

步骤九，译码结束，输出结果。

12.根据权利要求11所述的维特比译码方法，其特征在于，所述步骤一中所述信号可靠度检测是对所述输入数据进行实时检测，输出信号可靠度数据。