[发明专利]半导体芯片以及其形成方法

说明书

技术领域

本发明是涉及一种穿硅通孔结构的半导体芯片以及其形成方法，特别来说，是涉及了一种形成具有对接穿硅通孔结构与被动器件的半导体芯片以及其形成方法。

背景技术

在现代的资讯社会中，由集成电路(integrated circuit，IC)所构成的微处理系统早已被普遍运用于生活的各个层面，例如自动控制的家电用品、行动通讯设备、个人计算机等，都有集成电路的使用。而随着科技的日益精进，以及人类社会对于电子产品的各种想象，使得集成电路也往更多元、更精密、更小型的方向发展。

一般所称集成电路，是通过现有半导体工艺中所生产的晶粒(die)而形成。制造晶粒的过程，是由生产一晶圆(wafer)开始：首先，在一片晶圆上区分出多个区域，并在每个区域上，通过各种半导体工艺如沉积、光刻、蚀刻或平坦化工艺，以形成各种所需的电路路线。然后，在进行一般的测试步骤以测试内部组件是否能顺利运作。接着，再对晶圆上的各个区域进行切割而成各个晶粒，并加以封装成芯片(chip)，最后再将芯片电连到一电路板，如一印刷电路板(printed circuit board，PCB)，使芯片与印刷电路板的接脚(pin)电性连结后，便可执行各种程序化的处理。

为了提高芯片功能与效能，增加集成度以便在有限空间下能容纳更多半导体组件，相关厂商开发出许多半导体芯片的堆叠技术，包括了覆晶封装(flip-chip)技术、多芯片封装(multi-chip package，MCP)技术、封装堆叠(package on package，PoP)技术、封装内藏封装体(package in package，PiP)技术等，都可以通过芯片或封装体间彼此的堆叠来增加单位体积内半导体组件的集成度。近年来又发展一种称为穿硅通孔(through silicon via，TSV)的技术，可促进在封装体中各芯片间的内部连结(interconnect)，以将堆叠效率进一步往上提升。

穿硅通孔是一种贯穿硅基材的导体结构，缩短芯片电极之间的互连。采用这种方式可以大幅缩小芯片尺寸，提高芯片的晶体管密度，改善层间电气互联性能，提升芯片运行速度，降低芯片的功耗。现有技术的制造穿硅通孔结构的方法有穿孔优先制作(Via-First)、穿孔中间制作(Via-Middle)、或穿孔最后制作(Via-Last)技术。其制作方法大体上是先在各芯片预定处形成垂直通孔，再于各通孔内形成绝缘层，于绝缘层上形成晶种层，然后以电镀方法将通孔填满金属，再进行「基板背面薄化工艺」，将晶背抛光到使穿硅通孔的一端显露出来。

然而，在现有的封装技术中，利用穿硅通孔来堆叠封装的结构，仍面临着许多问题。如果想要穿硅通孔愈深，穿硅通孔内径就要愈大愈好。可是如果想要增加芯片的积集度，穿硅通孔的内径就要愈小愈好，如此一来穿硅通孔的深度反而会变浅，陷入两难的矛盾。请参考图1，如果想要穿硅通孔的内径愈小愈好，又要穿硅通孔的深度够深，如此一来半导体基板的厚度就要变薄，反而使得加工困难，大大增加生产成本。

另外，在堆叠封装的工艺中，还需要增加被动器件。这通常是利用表面贴装技术(SMT)将被动器件引入堆叠封装的结构中，来完成系统级集成(System-Level Integration)。或是，在多芯片封装的工艺中，也需要增加被动器件。目前的工艺水平，是在基底的有源面上增加被动器件，作为解决。但是，将被动器件引入基底的有源面上会占去有源面的空间，减低半导体芯片的集成度。

上述问题的困难点在于，目前工艺水平无法在控制成本的条件下，兼顾芯片的积集度与穿硅通孔的深度，也无法在兼顾芯片的积集度下，完成系统级集成(System-Level Integration)。

发明内容

因此，本发明提出一种穿硅通孔结构的半导体芯片以及其形成方法，可以在控制成本的条件下，在半导体芯片中形成理想内径的穿硅通孔结构，克服目前工艺水平无法同时兼顾成本、芯片的积集度与穿硅通孔深度的难点，同时一倂解决系统级集成的问题。

本发明要解决的技术问题在于，在控制成本的条件下，兼顾芯片的积集度与穿硅通孔的深度，而在半导体芯片中形成理想内径的穿硅通孔结构，同时又解决系统级集成的问题，一倂克服目前工艺水平难点。

为了解决上述技术问题，本发明采用的技术方案是：