[发明专利]电容的制作方法

说明书

技术领域

本发明涉及一种制作电容的方法，特别是涉及一种以原子层沉积形成高介电金属氧化层在金属薄膜上的方法，可有效避免在沉积过程中金属与氧化层的接口形成金属氧化物而影响元件效能。

背景技术

在半导体工艺、平板显示器或其它电子元件工艺领域中，气相沉积制程扮演重要角色。随着电子元件的几何尺寸持续缩减，而元件密度持续增加，特征的尺寸和深宽比变得越来越有桃战性。

其中，高介电常数(高k)材料是未来电子装置生产中，用来作为电容介电层及用来作为栅极介电质的理想材料。目前，最常用来沉积高k介电的方法包括物理气相沉积(PVD)、化学气相沉积(CVD)及原子层沉积(ALD)。

其中，原子层沉积法比起物理气相沉积法与化学气相沉积法的优点在于更进一步地增进的薄膜厚度控制、且提升晶圆整体均匀度及高宽长比构造之下的质量。一般而言，原子层沉积制程步骤包括将反应蒸汽流的脉冲到放置有基板的处理室中，然后通常用惰性气体进行一清洗或是排空步骤。在每一次脉冲进程中，在晶圆表面上形成自化学吸附层，接着，此层与包含于下一个脉冲中的成分进行反应，介于每一脉冲之间的清洗或是排空，是用来减少或是消除反应蒸气流的气相混合。典型的ALD制程可良好控制薄膜的生长，且可形成厚度极薄的膜层。藉由选择不同的反应前驱物及气体，可以使用ALD制程来况积许多不同类型的膜。

现行以高介电材料制作电容仍有一定问题。举例来说，由于高k介电层通常含有氧(O)，当以高k介电层作为电容电极板之间的绝缘层时，若在高温环境下，即有可能会在金属电极与绝缘层接口之间形成氧化物，进而影响元件功能，因此，如何克服此类问题，仍是一重大课题。

发明内容

本发明的主要目的在提供一种以原子层沉积制作电容的方法。特征在于形成一金属氮化层于高介电金属氧化层与金属层之间，作为保护层，可以避免在高温环境下，金属与高介电常数氧化层接口接触，而形成氧化物影响组件。

根据本发明优选实施例，本发明提供一种电容制作方法，包括以下步骤：首先，提供一金属下电极，接着以原子层沉积法，沉积至少一层金属氮化层于金属下电极上，再同样以原子层沉积法，沉积至少一层高介电常数金属氧化层于金属氮化层上，最后形成一金属上电极覆盖于高介电常数金属氧化层。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合附图，作详细说明如下。然而如下的优选实施方式与附图仅供参考与说明用，并非用来对本发明加以限制。

附图说明

图1为依据本发明优选实施例所绘示的电容的剖面示意图。

图2为依据本发明优选实施例所绘示制作电容的步骤流程图。

其中，附图标记说明如下：

1电容结构            10金属下电极

20金属氮化层         30高介电常数金属氧化层

40金属上电极         S01步骤流程

S03步骤流程          S05步骤流程

S07步骤流程

具体实施方式

请参阅图1，其为依据本发明优选实施例所绘示的电容的剖面示意图，如图1所示，本发明公开一种制作电容结构1的方法。首先，提供一金属下电极10(步骤S01)，金属下电极10材料可选自各种具有良好导电性的金属，例如铝(aluminum，Al)、钨(tungsten，W)、铜(copper，Cu)、铝化钛(titanium aluminide，TiAl)、钛(titanium，Ti)、氮化钛(titanium nitride，TiN)、钽(tantalum，Ta)或氮化钽(Tantalum nitride，TaN)等，本发明以氮化钛为例，但不限于此。

接着先以原子层沉积(Atomic Layer deposition，ALD)工艺，沉积一金属氮化层20于金属下电极10上(步骤S03)。其中形成金属氮化层20的步骤包括以下步骤：将一包含有金属离子的前驱物通入一腔体内，接着通入一惰性气体，例如为氩气(Ar)于同一腔体内，然后于所述腔体内通入氨气，最候再次通入上述的惰性气体于所述腔体内，进行清洗或是排空，到此为止为一个循环。值得注意的是，由于原子层沉积是在反应物体表面形成自化学吸附层，因此进行一次上述一个循环，将会于金属下电极10表面形成一层厚度极薄的金属氮化层20，而一般来说，会重复上述步骤多次，也就是进行多次循环，重复沉积而形成稍厚的金属氮化层20以符合实际使用需求。