[发明专利]MOSFET制造方法在审
| 申请号： | 201210120924.6 | 申请日： | 2012-04-23 |
| 公开（公告）号： | CN103377895A | 公开（公告）日： | 2013-10-30 |
| 发明（设计）人： | 何卫;朱慧珑 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336 |
| 代理公司： | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人： | 陈红 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | mosfet 制造 方法 | ||
1.一种MOS FET制造方法，包括：
在衬底上形成牺牲栅极堆叠；
以牺牲栅极堆叠为掩膜，对衬底离子注入形成源漏区；
在衬底以及牺牲栅极堆叠上沉积层间介质层；
移除牺牲栅极堆叠，在层间介质层中形成栅极沟槽；
在栅极沟槽内侧壁上形成内栅极间隔壁；
在栅极沟槽中形成栅极绝缘层和栅极导电层。
2.根据权利要求1所述的方法，其中，牺牲栅极堆叠包括层叠的界面层和牺牲栅极层。
3.根据权利要求2所述的方法，其中，界面层包括氧化物、氮氧化物及其组合，牺牲栅极层包括多晶硅、非晶硅、微晶硅。
4.根据权利要求1所述的方法，其中，源漏区包括轻掺杂源漏区和重掺杂源漏区。
5.根据权利要求1所述的方法，其中，层间介质层包括氧化物、氮氧化物及其组合。
6.根据权利要求1所述的方法，其中，移除牺牲栅极堆叠的步骤进一步包括，平坦化层间介质层直至暴露牺牲栅极堆叠，刻蚀去除牺牲栅极堆叠。
7.根据权利要求1所述的方法，其中，内栅极间隔壁包括氧化物、氮化物、氮氧化物及其组合。
8.根据权利要求1所述的方法，其中，内栅极间隔壁的厚度为3～20nm。
9.根据权利要求1所述的方法，其中，在栅极沟槽中形成栅极绝缘层和栅极导电层的步骤进一步包括，在栅极沟槽中沉积栅极绝缘层，在栅极绝缘层上沉积栅极导电层，平坦化栅极导电层以及栅极绝缘层直至暴露层间介质层。
10.根据权利要求1所述的方法，其中，栅极绝缘层包括氧化硅、氮化硅、氮氧化硅、高k材料及其组合，栅极导电层包括掺杂多晶硅、金属、金属的合金、金属的氮化物及其组合。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210120924.6/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
