[发明专利]MOSFET制造方法

说明书

技术领域

本发明涉及一种MOSFET制造方法，特别是涉及一种通过在移除牺牲栅极之后形成内侧间隔壁来提高高k材料和金属栅极填充率的MOSFET制造方法。

背景技术

随着MOSFET特征尺寸持续缩减，二氧化硅等常规低k材料构成的栅极绝缘层已经难以适应于提供良好的栅极绝缘隔离，因此业界开始转向于研究氧化铪等高k材料来制作栅极绝缘层。此外，以栅极长度为代表的特征尺寸缩减到约20nm时，如此精细的栅极线条已经难以用传统的沉积、光刻、刻蚀工艺简单制造。因此发展出了后栅工艺，也即包括：形成牺牲栅极和栅极间隔壁构成的牺牲栅极堆叠，沉积层间介质层，去除牺牲栅极形成栅极沟槽，在栅极沟槽中填充高k材料和金属栅极材料以构成栅极堆叠。通过后栅工艺的多次蚀刻、填充，可以有效控制金属栅极尺寸。

然而，上述后栅工艺仍然存在一些缺点。首先，栅极沟槽尺寸较小，普通的沉积工艺难以使得高k材料和金属栅极材料有效完整填充，也即台阶覆盖性较差，容易存在孔隙，甚至使得器件失效。其次，栅极间隔壁较早成形，在后续的去除牺牲栅极时，各种蚀刻剂容易使得间隔壁减薄或缺损，使得栅极侧向绝缘性能下降，影响MOSFET器件性能。再次，最终结构中，栅极间隔壁的位置在原始栅极版图宽度的外侧(也即在牺牲栅极外侧)，受限于光刻、刻蚀精度，难以进一步提高最终结构中金属栅极的精细度。

总而言之，当前的高k后栅工艺无法有效提高材料的台阶覆盖率、栅极间隔壁容易受损、器件精度难以进一步提高。

发明内容

本发明目的在于克服上述缺陷，进一步提高MOSFET的性能。

为此，本发明提供了一种MOSFET制造方法，包括：在衬底上形成牺牲栅极堆叠；以牺牲栅极堆叠为掩膜，对衬底离子注入形成源漏区；在衬底以及牺牲栅极堆叠上沉积层间介质层；移除牺牲栅极堆叠，在层间介质层中形成栅极沟槽；在栅极沟槽内侧壁上形成内栅极间隔壁；在栅极沟槽中形成栅极绝缘层和栅极导电层。

其中，牺牲栅极堆叠包括层叠的界面层和牺牲栅极层。其中，界面层包括氧化物、氮氧化物及其组合，牺牲栅极层包括多晶硅、非晶硅、微晶硅。

其中，源漏区包括轻掺杂源漏区和重掺杂源漏区。

其中，层间介质层包括氧化物、氮氧化物及其组合。

其中，移除牺牲栅极堆叠的步骤进一步包括，平坦化层间介质层直至暴露牺牲栅极堆叠，刻蚀去除牺牲栅极堆叠。

其中，内栅极间隔壁包括氧化物、氮化物、氮氧化物及其组合。

其中，内栅极间隔壁的厚度为3～20nm。

其中，在栅极沟槽中形成栅极绝缘层和栅极导电层的步骤进一步包括，在栅极沟槽中沉积栅极绝缘层，在栅极绝缘层上沉积栅极导电层，平坦化栅极导电层以及栅极绝缘层直至暴露层间介质层。

其中，栅极绝缘层包括氧化硅、氮化硅、氮氧化硅、高k材料及其组合，栅极导电层包括掺杂多晶硅、金属、金属的合金、金属的氮化物及其组合。

依照本发明的MOSFET制造方法，通过在移除牺牲栅极之后形成内侧间隔壁，有效提高了高k材料和金属栅极填充率，避免了栅极间隔壁受损，提高了器件加工精度，并最终改善了器件的性能。

本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。

附图说明

以下参照附图来详细说明本发明的技术方案，其中；

图1显示了依照本发明方法的工艺步骤剖面图，其中在衬底上沉积界面层和牺牲栅极层；

图2显示了依照本发明方法的工艺步骤剖面图，其中光刻/刻蚀界面层和牺牲栅极层形成牺牲栅极堆叠；

图3显示了依照本发明方法的工艺步骤剖面图，其中与现有技术相此，本发明方法省略了(外)栅极间隔壁形成步骤；

图4显示了依照本发明方法的工艺步骤剖面图，其中对衬底离子注入形成源漏区；

图5显示了依照本发明方法的工艺步骤剖面图，其中在整个器件上沉积层间介质层；

图6显示了依照本发明方法的工艺步骤剖面图，其中移除牺牲栅极堆叠形成栅极沟槽；

图7显示了依照本发明方法的工艺步骤剖面图，其中在栅极沟槽内侧壁上形成内栅极间隔壁；

图8显示了依照本发明方法的工艺步骤剖面图，其中在栅极沟槽中依次沉积栅极绝缘层和栅极导电层；以及

图9显示了依照本发明方法的工艺步骤剖面图，其中化学机械平坦化栅极绝缘层和栅极导电层直至暴露层间介质层。

附图标记

1    衬底