[发明专利]TEM样品的精确定位的制作方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种TEM样品目标地址的精确定位的制造方法。

背景技术

在半导体制造业中，有多种检测设备，例如透射电子显微镜(TEM)、扫描电子显微镜(SEM)等，其中TEM是适用于检测组成器件的薄膜的形貌、尺寸及特性的一种重要工具，其工作原理是把需要检测的样品以切割、研磨、离子减薄等方式减薄到0.1μm左右，然后放入TEM样品室，以高压电子束照射样品，观察样品形貌，获得TEM影像，再进行后期的TEM数据分析。TEM的一个突出优点是具有较高的分辨率，可观测极薄的薄膜的形貌和尺寸。目前，TEM越来越多地用于通过观察半导体器件形貌对半导体器件进行失效分析。一般来说，0.35μm工艺以下的半导体器件的栅极氧化层极薄，所以，TEM是目前唯一能够对这一厚度进行精确测量的设备。由于TEM的原理是电子衍射穿透样品成像，因此对TEM样品制备的要求很高，通常要求样品的厚度不超过0.1μm，因此样品制备是TEM分析技术非常重要的一环，实际工艺中，只有垂直检测面方向上的样品的厚度越薄，最后TEM成像才越清晰、越能反应样品的结构。

在现有技术中，一种TEM样品的制作方法包括：首先在待检样品上选定目标地址的区域；然后对待检样品进行切割分离，获得目标地址的区域，并且在U型切割的同时对目标地址做一个标记；对目标地址的区域进行减薄工艺后，获得TEM样品；之后，根据TEM样品中显示的标记对应位置的目标地址进行TEM样品检测。另一种方法是根据待检样品中浅沟槽隔离(STI)结构的排列关系确定目标地址的位置。

然而，随着半导体器件结构的发展变化，一些器件结构(如闪存结构)没有用到STI结构，且存在重复排列的单元结构，因而不能通过STI结构的排列关系确定目标地址的位置，并且随着半导体器件尺寸不断缩小，由于误差、偏移等工艺限制，标记对目标地址难以精准指定，进而难以在制作TEM样品的过程中精确定位目标地址，影响检测效率和准确性。

发明内容

本发明的目的是提供一种能够精确定位目标地址、提高检测准确率和准确性的TEM样品的制备方法。

为解决上述问题，本发明一种TEM样品的精确定位的制作方法，包括：

提供待检样品，并研磨所述待检样品直至暴露具有若干金属线的底层金属层，并设定所述底层金属层中每一金属线的排列次序；

选定目标地址的区域，确定与目标地址相邻的两金属线的排列次序；

在所述底层金属层上沉积镀层，所述镀层的中心与所述目标地址对准，所述镀层覆盖多条金属线，并记录所述镀层的最边缘覆盖的金属线的排列次序；

将所述镀层覆盖的区域从待检样品切割分离，并对所述切割分离出的结构进行减薄，获得TEM样品；

观察所述TEM样品，根据与目标地址相邻的两金属线的排列次序以及最边缘覆盖的金属线的排列次序，找到TEM样品中所述目标地址的精确位置，获得TEM样品中目标地址的图像。

进一步的，所述待检样品中包含多个重复排列的结构单元。

进一步的，所述镀层的材质为铂。

进一步的，所述镀层覆盖金属线的个数为6～20个。

进一步的，所述镀层的长度为6μm～10μm，所述镀层的宽度为1μm～3μm，所述镀层的厚度为0.1μm～0.3μm。

进一步的，所述镀层的长度为8μm，宽度为2μm，厚度为0.2μm。

进一步的，在选定目标地址的区域的过程中，还包括：利用聚焦离子束剥离部分所述金属线，暴露其下方的位线；确定与目标地址相邻的两金属线的排列次序的同时，确定所述目标地址对应的位线。

进一步的，对所述待检样品进行双面粗打磨；利用U型切割将所述镀层覆盖的区域底部从待检样品分离；对所述待检样品进行双面精打磨；对所述待检样品进行最终双面精打磨。

进一步的，在双面粗打磨步骤中，两次离子电流分别为6nA～7nA，2.5nA～3nA。

进一步的，在双面精打磨的步骤中，离子电流为0.8nA～1.5nA。

进一步的，在最终双面精打磨的步骤中，离子电流90pA～150pA。

进一步的，在双面精打磨的步骤后，所述待检区域的厚度为0.5μm～0.7μm。

进一步的，在双面精打磨的步骤后，所述待检区域的厚度为0.6μm。