[发明专利]MOS晶体管的制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种MOS晶体管的制造方法。

背景技术

随着CMOS器件尺寸的减小，载流子迁移率的提高成为MOS晶体管制造的严峻挑战，通过源/漏极区(S/D)的碳(C)、锗(Ge)等离子掺杂技术可以提高载流子迁移率，使得制造出的器件具有更高的驱动电流。通常还在源/漏极区进行硼(B)离子注入，以利用B离子的扩散进一步提高载流子迁移率，但同时常规的快速热退火工艺(RTA)不仅激活了C、Ge等离子的扩散，还激活了B离子的扩散，进而会引发漏极感应势垒降低(DIBL，Drain induction barrier lower)效应，造成沟道长度变小，源漏电压Vds增加，使得漏结与源结的耗尽层靠近时，沟道中的电力线可以从漏区穿越到源区，并导致源极端势垒高度降低，从而源区注入到沟道的电子数量增加，结果漏极电流增加，阈值电压滚降。

随着设计规则的不断缩小，需要更高的控制源/漏极(S/D)杂质掺杂浓度和扩散，这需要退火设备能够提供更短的退火时间和更加精确的温度控制。业界已经证明，激光退火(laser annealing，LA)作为具有突破意义的新技术，对于先进的结工程，LA可以实现无扩散的结，具有最低的电阻。从65nm技术节点开始，LA技术逐渐成为制造工艺中的关键技术，能够提高器件性能以及控制亚阈值漏电流。LA在前道工艺(FEOL)中的典型应用包括：减少多晶硅耗尽层宽度、形成超浅结(USL)以及增强源/漏接触区杂质的激活。最近，LA开始应用于控制halo区(源/漏极扩展区)杂质分布以及利用激光诱导外延生长来控制沟道应力。

LA的一个重要贡献在于其能够轻松地与标准CMOS工艺相集成。简单来说，可以直接使用LSA来替代现有的快速热退火工艺(RTA)，而无须对已有工艺做任何调整；由于提高了杂质的激活率以及减少了多晶硅层耗尽层宽度，因而改善了器件的驱动电流。

图1所示为现有技术中一种NMOS晶体管的制造方法，包括以下步骤：

S101：在半导体衬底100中形成STI 101以及阱区101a，如图2A所示；

S102：在所述半导体衬底100上形成包括栅氧化层102a和多晶硅层102b的栅极结构102，如图2A所示；

S103：在半导体衬底100的阱区101a中进行源/漏扩展区103离子注入，通常为碳(C)离子LDD注入，如图2A所示；

S104：在栅极结构102两侧形成侧墙104，如图2A所示；

S105：在半导体衬底100的阱区101a中进行源/漏区105离子注入，如图2A所示；

S106：在上述器件结构表面沉积SiN层106并进行激光脉冲退火(LSA)，如图2A所示；

S107：移除SiN层106，在多晶硅层102b和暴露出半导体衬底100的上表面形成自对准金属硅化物(Salicide)107，如图2B所示。

上述方法一方面通过源/漏极(包括源/漏扩展区和源/漏区)的离子掺杂，例如Ge掺杂PMOS的S/D，C掺杂NMOS的S/D，来提高载流子迁移率；另一方面通过沉积张应力SiN层作为临时应力源薄膜，通过在高温(例如1035℃)激光脉冲退火(LSA)将其张应力转移到多晶硅层102b上，进而提高沟道区的张应力(tensil stress)，来提高载流子迁移率。而对于PMOS器件，需要沟道区的应力为压应力(compress stress)，因此上述NMOS晶体管的制造方法不能用于制造高驱动电流的PMOS器件。

上述方法尽管在步骤S107之后的后段制造工艺制程中还可以在包含自对准金属硅化物的器件表面进一步形成接触孔刻蚀停止层(CESL)，以改善器件沟道的应力，提高载流子迁移率，但是由于自对准金属硅化物的存在，不能执行高温度的退火工艺，不利于源/漏区以及源/漏扩展区注入离子的激活，进而不利于CESL对沟道应力的改善，进而不利于载流子迁移率的提高，因此上述方法不能满足对更高驱动电流NMOS器件的制造要求。

发明内容

本发明的目的在于提供一种MOS晶体管的制造方法，能够通过激光退火工艺控制源/漏极区掺杂离子的激活，同时在自对准金属硅化物工艺之前形成更高应力性能的沟道，获得更高的载流子迁移率，适用于具有更高驱动电流的NMOS和PMOS器件的制造。

为解决上述问题，本发明提出一种MOS晶体管的制造方法，包括以下步骤：

提供半导体衬底，在所述半导体衬底上形成栅极结构；

在所述栅极结构的两侧形成侧墙；