[发明专利]半导体芯片、半导体封装结构以及其形成方法

说明书

技术领域

本发明是涉及一种半导体芯片、半导体封装结构以及其形成方法，特别来说，是涉及一种方便堆叠的半导体芯片、半导体封装结构以及其形成方法。

背景技术

在现代的资讯社会中，由集成电路(integrated circuit，IC)所构成的微处理系统早已被普遍运用于生活的各个层面，例如自动控制的家电用品、行动通讯设备、个人计算机等，都有集成电路的使用。而随着科技的日益精进，以及人类社会对于电子产品的各种想象，使得集成电路也往更多元、更精密、更小型的方向发展。

一般所称集成电路，是通过现有半导体工艺中所生产的晶粒(die)而形成。制造晶粒的过程，是由生产一晶圆(wafer)开始：首先，在一片晶圆上区分出多个区域，并在每个区域上，通过各种半导体工艺如沉积、光刻、蚀刻或平坦化工艺，以形成各种所需的电路路线。然后，在进行一般的测试步骤以测试内部元件是否能顺利运作。接着，再对晶圆上的各个区域进行切割而成各个晶粒，并加以封装成芯片(chip)，最后再将芯片电连至一电路板，如一印刷电路板(printed circuit board，PCB)，使芯片与印刷电路板的接脚(pin)电性连结后，便可执行各种程式化的处理。

为了提高芯片功能与效能，增加集成度以便在有限空间下能容纳更多半导体元件，相关厂商开发出许多半导体晶片的堆叠技术，包括了覆晶封装(flip-chip)技术、多晶片封装(multi-chip package，MCP)技术、封装堆叠(package on package，PoP)技术、封装内藏封装体(package in package，PiP)技术等，都可以通过晶片或封装体间彼此的堆叠来增加单位体积内半导体元件的集成度。近年来又发展一种称为穿硅通孔(through silicon via，TSV)的技术，可促进在封装体中各芯片间的内部连结(interconnect)，以将堆叠效率进一步往上提升。

然而，现有的技术中，是先在基底的孔洞中形成穿硅通孔后，再形成半导体元件。一些高温的半导体工艺常常会影响了穿硅通孔的品质，而成为一个需要解决的问题。

发明内容

本发明提出了一种半导体芯片与半导体封装结构，以及其形成方法，以获得好的穿硅通孔质量。

根据本发明的一个实施方式，本发明所提供的半导体芯片包括基底、贯穿孔、绝缘层、凸点下金属层、穿硅通孔以及凸点。基底具有第一表面以及第二表面。贯穿孔贯穿基底的第一表面以及第二表面。绝缘层设置于基底的第二表面上，绝缘层具有第二开孔对应贯穿孔。凸点下金属层，共形且连续地设置在贯穿孔以及第二开孔的表面。穿硅通孔设置在贯穿孔中，而凸点则设置在第二开孔中。

根据本发明的另外一个实施方式，本发明提供了一种形成半导体芯片的方法。首先提供基底，基底具有第一表面以及第二表面。接着在基底中形成贯穿孔，贯穿第一表面以及第二表面，其中贯穿孔中填满有牺牲层。然后移除所述牺牲层，并在贯穿孔的表面形成介电层。在基底的第二表面形成绝缘层，绝缘层具有第二开孔暴露贯穿孔。最后在贯穿孔以及第二开孔中填满导电层，以同时在贯穿孔中穿硅通孔，以及在第二开孔中形成凸点。

由于本发明的制作工艺是同时形成凸块以及穿硅通孔，且形成后的凸块可以简单的与另一芯片的接触垫进行接触，方面芯片进行堆叠。此外，本发明先使用了牺牲层作为开孔填入材料，在半导体工艺后，才移除牺牲层并重新填入导电层，因此穿硅通孔不会被高温的半导体工艺所影响，能提高穿硅通孔的质量。

附图说明

图1至图9所示为本发明形成半导体芯片的步骤示意图。

图10所示为本发明一种半导体封装结构的示意图。

其中，附图标记说明如下：

300    基底                  316    绝缘层

301    内层介电层            317    第三表面

302    第一表面              318    第二开孔

303    半导体元件            320    凸点下金属层

304    第二表面              322    导电层

306    开孔                  324    穿硅通孔

307    贯穿孔                326    凸点

308    牺牲层                326a   凸点