[发明专利]一种具有改进的逻辑单元的集成电路

权利要求书

1.一种集成电路，具有至少一个第一逻辑单元和一个第二逻辑单元，

第一逻辑单元(800，900)包括：具有LUT输出端的LUT(802，902)，具有第一电路输入端和第二电路输入端的电路(803，905)，和第一输入端(lutin)；其中，LUT的LUT输出端被连接到第一电路输入端，而且第一输入端被连接到第二电路输入端；

第二逻辑单元(800，900)包括：LUT(802，902)，其具有LUT输出端和第一输出端(lutout)，第一输出端被连接到LUT输出端；

第二逻辑单元的第一输出端被连接到第一逻辑单元的第一输入端，由此形成了一个伙伴逻辑。

2.根据权利要求1的集成电路，其中，第一逻辑单元(1120)具有第一输出端(dlutout)，其被连接到第一逻辑单元的电路(1123)的电路输出端；第二逻辑单元(1130)具有第一输入端(ulutin)，其被连接到第一逻辑单元的第一输出端以便将第一逻辑单元的电路输出送入第二逻辑单元。

3.根据权利要求1的集成电路，其中，所述集成电路包括第三逻辑单元(1210)，所述第三逻辑单元包括第一输出端(dlutout)和具有LUT输出端的LUT；在第三逻辑单元内，所述LUT输出端被连接到第一输出端；第一逻辑单元(1220)具有第二输入端(ulutin)，电路具有第三电路输入端，其被连接到第一逻辑单元的第二输入端；第一逻辑单元的第二输入端被连接到第三逻辑单元的第一输出端。

4.根据权利要求1的集成电路，其中，集成电路包括FPGA。

5.根据权利要求1的集成电路，其中，所述电路从包括与门、与非门、或门、或非门和异或门的群中选择。

6.根据权利要求5的集成电路，其中，第一逻辑单元包括非门，其输入端被连接到电路的输出端。

7.根据权利要求1的集成电路，其中，所述电路包括一个或多个多路选择器。

8.根据权利要求7的集成电路，其中，所述第一逻辑单元具有第二输入端和多个第三输入端，它们分别被连接到第一逻辑单元的LUT的输入端；所述第二逻辑单元具有多个第一输入端，它们分别被连接到第二逻辑单元的LUT的输入端；第一逻辑单元的多个第三输入端和多个第一输入端分别互相耦合；所述一个或多个多路选择器具有选择端，其被连接到第一逻辑单元的第二输入端；由此形成了一个宽的LUT。

9.根据权利要求1的集成电路，其中，第一逻辑单元包括多路选择器(803)，多路选择器(803)具有第一多路选择器输入端、第二多路选择器输入端、多路选择器选择端和多路选择器输出端；多路选择器的第一多路选择器输入端被连接到电路的电路输出端，多路选择器的第二多路选择器输入端被连接到LUT的输出端，第二多路选择器的输出端被耦合到第一逻辑单元的第二输出端(regout，combout)；其中，多路选择器选择端由配置存储单元驱动，配置存储单元可以被编程来让第二多路选择器传递在其第一或第二多路选择器输入端处的信号。

10.根据权利要求9的集成电路，其中，第一逻辑单元包括具有触发器输入端和触发器输出端的触发器，在第一逻辑单元内，通过把触发器的触发器输入端连接到电路的输出端并且把触发器的触发器输出端连接到第二输出端，实现了逻辑单元的第二输出端与第一电路的电路输出端的所述耦合。