[发明专利]一种具有改进的逻辑单元的集成电路

说明书

本申请是国际申请日为2008年1月30日，国家申请号为200880000082.2的题为“一种具有改进的逻辑单元的集成电路”的中国专利申请的分案申请。

技术领域

本发明涉及一种集成电路，尤其涉及现场可编程逻辑门阵列(Field Programmable Gate Array，简称FPGA)逻辑单元。

背景技术

FPGA是一种由FPGA用户来指定其功能的集成电路。FPGA通常包括大量的逻辑单元。

图1示出了一种基本FPGA逻辑单元(logic cell，下称LC)，其包括查找表(look-up table，即LUT)102和D触发器(DFF)108。4输入LUT 102被示出具有一组配置存储单元，共16个，其可以被配置或编程以用于计算任何4输入的组合逻辑功能。请注意，这类编程电路的细节与本发明的类型无关，所以未在图1中示出。LUT 102的输出不仅仅直接连接到LC的输出，而且还送入D触发器108的D输入端，D触发器108的Q输出可用作另一个LC输出。触发器108还可以有时钟使能(enable)端、置位(set)端和/或复位(reset)端，这些也没有在图中示出。在该逻辑单元内，可以提供多路选择器(multiplexer，即MUX)及其它逻辑以便允许将触发器的Q输出端连接到LUT的某些输入端。另外，逻辑单元的输出信号可以经由一些通用的互连网络路由到逻辑单元的输入端，以便构建任何给定的数字逻辑电路。

这个基本逻辑单元在逻辑上是完整的。然而，需要有一种对于面积和时序更有效率和/或布局更友好的逻辑单元及其集成电路。

发明内容

因此，本发明的目的是提供一种新的LC，其可以被互连并编程来实现功能，并且面积和时间更有效率和/或布局更友好。

根据第一方面，本发明提供了一种具有多个逻辑单元的集成电路，所述多个逻辑单元中的每一个都包括：

第一输入端、第二输入端、多个第三输入端、和第一输出端；

具有多个LUT输入端的查找表，多个LUT输入端分别连接到所述逻辑单元的所述多个第三输入端；以及，LUT输出端；

第一多路选择器，其具有第一多路选择器输入端、第二多路选择器输入端、选择端和多路选择器输出端；其中，第一多路选择器的第一多路选择器输入端被连接到第一输入端，第一多路选择器的第二多路选择器输入端被连接到LUT输出端，第一多路选择器的多路选择器输出端被连接到第一输出端，而选择端被连接到第二输入端并且可用于选择在第一多路选择器输入端和第二多路选择器输入端处出现的哪个信号通过第一多路选择器；

其中，通过把多个逻辑单元中的一个的第一输入端链式耦合到多个逻辑单元中的另一个的第一输出端而形成一个WLUT(Wide LUT)链。

根据第二方面，本发明提供了一种具有至少一个第一逻辑单元和一个第二逻辑单元的集成电路，

第一逻辑单元包括：具有LUT输出端的LUT，具有第一电路输入端和第二电路输入端的电路，以及第一输入端；其中，LUT的LUT输出端被连接到第一电路输入端，而第一输入端被连接到第二电路输入端；

第二逻辑单元包括：具有LUT输出端的LUT，和第一输出端，第一输出端被连接到LUT输出端；

第二逻辑单元的第一输出端被连接到第一逻辑单元的第一输入端，由此形成了一个伙伴逻辑。

根据第三方面，提供了一种具有多个逻辑单元的集成电路。所述多个逻辑单元中的每一个都包括：

第一输入端、第二输入端、第三输入端、多个第四输入端、第一输出端和第二输出端；

LUT，具有多个分别连接到多个第四输入端的LUT输入端；以及LUT输出端；

第一多路选择器，其具有第一多路选择器输入端、第二多路选择器输入端、多路选择器选择端和多路选择器输出端；其中，第一多路选择器的第一多路选择器输入端被连接到第一输入端，第一多路选择器的第二多路选择器输入端被连接到第三输入端，并且多路选择器选择端可以被编程让第一多路选择器传递在第一多路选择器的第一多路选择器输入端和第二多路选择器输入端出现的两个信号中的任意一个；

第二多路选择器，其具有第一多路选择器输入端、第二多路选择器输入端、多路选择器选择端和多路选择器输出端；其中，第二多路选择器的第一多路选择器输入端被连接到第一多路选择器的多路选择器输出端，第二多路选择器的第二多路选择器输入端被连接到LUT输出端，第二多路选择器的多路选择器选择端被连接到第二输入端，并且第二多路选择器的多路选择器输出端被连接到第一输出端；