[发明专利]一种形成双应力层的方法无效
| 申请号： | 201210136018.5 | 申请日： | 2012-05-04 |
| 公开（公告）号： | CN102683285A | 公开（公告）日： | 2012-09-19 |
| 发明（设计）人： | 徐强 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 上海新天专利代理有限公司 31213 | 代理人： | 王敏杰 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 形成 应力 方法 | ||
1.一种形成双应力层的方法，其特征在于，包括以下步骤：
步骤S1：沉积高压应力层覆盖一具有PMOS和NMOS区域的半导体结构的上表面；
步骤S2：刻蚀去除覆盖在NMOS区域上的高压应力层后，沉积高拉应力层覆盖剩余高压应力层和所述半导体结构暴露部分的上表面；
步骤S3：采用光刻工艺，形成覆盖在NMOS区域上的第二光阻，并以所述第二光阻为掩膜刻蚀去除部分覆盖在PMOS区域上的高拉应力层后，继续采用远端等离子化学刻蚀工艺去除覆盖在PMOS区域上剩余的高拉应力层和交叠区域中的高拉应力层，去除第二光阻。
2.根据权利要求1所述的形成双应力层的方法，其特征在于，还包括：步骤S2采用光刻工艺形成覆盖在PMOS区域上的第一光阻，并以所述第一光阻为掩膜刻蚀去除覆盖在NMOS区域上的高压应力层，并去除第一光阻。
3.根据权利要求2所述的形成双应力层的方法，其特征在于，步骤S2中采用干法刻蚀去除覆盖在NMOS区域上的高压应力层。
4.根据权利要求3所述的形成双应力层的方法，其特征在于，步骤S3中采用干法刻蚀去除部分覆盖在PMOS区域上的高拉应力层。
5.根据权利要求4所述的形成双应力层的方法，其特征在于，所述高拉应力层和所述高压应力层的材质均为氮化硅。
6.根据权利要求1-5中任意一项所述的形成双应力层的方法，其特征在于，采用NH3、H2、NF3气体进行远端等离子化学刻蚀工艺。
7.根据权利要求6所述的形成双应力层的方法，其特征在于，进行远端等离子化学刻蚀工艺时，通过控制刻蚀时间来控制交叠区域中的高压应力氮化硅层。
8.根据权利要求7所述的形成双应力层的方法，其特征在于，所述光刻工艺包括旋涂光刻胶，曝光、显影后，去除多余光刻胶，形成光阻。
9.根据权利要求8所述的形成双应力层的方法，其特征在于，所述交叠区域为高压应力层与高拉应力层的交叠部分。
10.根据权利要求9所述的形成双应力层的方法，其特征在于，所述半导体结构包括设置有PMOS和NMOS区域的衬底，且所述PMOS和NMOS区域上均设置有侧墙和栅极结构，一浅沟隔离槽嵌入部分所述衬底内。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210136018.5/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
