[发明专利]降低碳辅助注入工艺流程中多晶硅栅耗尽的方法

说明书

技术领域

本发明涉及制备PMOS器件碳辅助注入工艺，具体地，涉及降低碳辅助注入工艺流程中多晶硅栅耗尽的方法。

背景技术

在半导体器件的制备工艺过程中，芯片是批量进行处理的，在同一晶圆上形成大量复杂器件。随着超大规模集成电路的迅速发展，在芯片的集成度越来越高的同时，芯片尺寸也愈来愈小。

当MOS管沟道缩短到一定程度，就会出现短沟道效应（Short Channel Effects）。沟道长度减小到一定程度后，源、漏结的耗尽区在整个沟道中所占的比重增大，栅下面的硅表面形成反型层所需的电荷量减小，因而阈值电压（Vt）减小，同时截止电流（Ioff）上升。短沟道效应使得器件的阈值电压对沟道的长度变化非常敏感，使得半导体器件工艺上的控制难度加大。

在65纳米工艺技术代以下的工艺技术代中，超浅结（Ultra shallow junction）工艺被用来降低CMOS器件的短沟道效应，对于PMOS器件，由于轻掺杂漏极工艺（Lightly Doped Drain，LDD）中采用的是低能量硼离子注入工艺，为了降低硼原子在硅衬底中的扩散，实现超浅结，可以在LDD注入的时候，采用碳辅助注入（Carbon co-implantation）工艺，由于碳原子可以降低硼原子在硅衬底中的扩散，所以碳辅助注入工艺有利于形成超浅结。

但是，由于在进行LDD注入的时候，多晶硅栅同样会进行碳辅助注入，在之后进行的P型重掺杂硼注入（P Plus Implantation）以及热退火工艺中，LDD工艺中注入的碳原子，同样会降低P型重掺杂注入的硼原子在多晶硅栅中的扩散能力，导致多晶硅栅中的硼原子扩散不充分，其结果使得在多晶硅栅中与栅氧界面附近的载流子浓度降低，当多晶硅栅极上加上偏压的情况下，多晶硅栅与栅氧界面更容易出现载流子耗尽而使得等效氧化层厚度变厚的情况，即多晶硅栅耗尽（Poly Depletion）问题加重。

参考图1至图3所示的现有技术中的碳辅助注入工艺制备PMOS器件的流程。工艺从多晶硅栅刻蚀之后的LDD注入开始，如图1所示，在LDD注入以及退火工艺中，除了进行硼离子注入外，同时采用碳辅助注入。注入后的碳可以抑制硼原子在衬底硅中的扩散。

接着是侧墙（Spacer）的形成，P型重掺杂硼注入以及热退火工艺，如图2所示，由于多晶硅栅中存在之前LDD注入时的碳原子，P型重参杂硼原子在多晶硅栅中的扩散也被抑制，多晶硅栅的电阻增大。

然后，是自对准硅化物的形成，最终的PMOS截面如图3所示。由于重掺杂硼原子未充分扩散，在多晶硅栅与栅氧界面附近的载流子浓度降低，多晶硅栅耗尽效应被加重。

因此，提供一种能够有效解决碳辅助注入工艺流程中多晶硅栅耗尽的问题的方法就显得尤为重要了。

发明内容

本发明的目的是避免由于碳辅助注入工艺流程而导致多晶硅栅中的硼原子扩散不充分的不足，降低碳辅助注入工艺流程中多晶硅栅耗尽。

本发明提供一种降低碳辅助注入工艺制备PMOS器件的流程中多晶硅栅耗尽的方法，用于制备PMOS，先提供半导体衬底，所述半导体衬底上形成有栅极，所述栅极一侧的半导体衬底为源极区，另一侧的半导体衬底为漏极区，其中，还包括：

步骤1，制作栅极侧墙，并进行P型重掺杂硼注入后进行热退火；

步骤2，移除侧墙并进行轻掺杂漏极注入，并采用碳辅助注入工艺；

步骤3，沉积硅化物掩模以制作新的侧墙；

步骤4，形成自对准硅化物。

上述的方法，其中，所述步骤3中，采用干法刻蚀形成侧墙。

上述的方法，其中，所述步骤4中形成的硅化物覆盖所述源极区、漏极区以及栅极的上表面。

上述的方法，其中，所述步骤2中，还包括形成超浅结的步骤。

本发明通过调整碳辅助注入工艺流程中的P型重掺杂硼注入步骤和轻掺杂漏极注入步骤，避免了无法较好的扩散的问题，降低了多晶硅栅耗尽。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了部分部件，对于相同部件，仅标示其中部分，本领域技术人员可以结合具体实施方式部分理解。

图1至图3示出了现有技术的，碳辅助注入工艺流程各个步骤的示意图；以及