[发明专利]FPGA基带平台射频数据处理装置、验证系统及方法

说明书

技术领域

本发明涉及到现场可编程门阵列(简称，FPGA)原型验证平台技术，特别涉及到一种FPGA基带平台射频数据处理装置、验证系统及验证方法。

背景技术

高水平的系统原型验证是专用集成电路(简称，ASIC)芯片设计成功的一个关键因素。通常的验证技术包括基于软件的仿真、基于硬件的模拟和基于FPGA的验证；其中使用FPGA来构建ASIC的硬件原型、搭建基于ASIC芯片方案的原型验证平台的验证方案，以其高速、费用低廉的特点越来越受到ASIC验证者的青睐。

在通信系统基带ASIC芯片的FPGA验证中，FPGA基带平台的射频数据处理验证是一个重要的内容。

数据通信处理流程包括：

1、基带系统发送启动信号，启动数据通信处理流程；

2、射频系统发送射频数据(简称，IQ数据)给基带系统；

3、基带系统对接收到的IQ数据进行处理；

4、在通信处理流程中，基带系统会进行特性参数校准处理，如果基带系统检测到IQ数据的特性参数不符合要求，会发送对应的控制信息到射频系统，射频系统根据控制信息中的控制参数(包括各特性参数的调整量(需要增加或减少的数值))修正后续发送的IQ数据的特性参数。

现有技术通信系统基带ASIC芯片的FPGA平台射频数据处理验证系统包括：

FPGA基带平台、射频芯片系统和综侧仪；

其中，FPGA基带平台执行通信业务测试例，从射频系统(射频芯片(简称，RFIC)系统和综侧仪)接收射频数据(简称，IQ数据)进行处理，通过对FPGA基带平台数据处理情况的分析来验证ASIC设计。

现有技术的这种验证系统的缺陷在于：

FPGA虽然比软件仿真和硬件模拟平台速度快，但是由于和ASIC在先天架构上的差异，基于FPGA的验证平台不可能提供ASIC芯片的速度等级。而射频系统是按照实际速率运行的，对于通信系统中高速数据业务，如，长期演进(简称，LTE)系统的下行数据业务，高速的IQ数据和低速的FPGA基带平台处理速率难以适配。以LTE系统为例，FPGA基带平台的主频一般在10mhz～80mhz之间，而LTE ASIC基带芯片的主频可以达到400mhz以上，射频数据速率最高可以达到1.4gbps。

为了提高FPGA基带平台的数据处理速率，现有技术的一种改进方案是将处理器以外接的形式放在FPGA基带平台之外，将ASIC芯片中除处理器之外的硬件原型放在FPGA基带平台中；这样的结构可以提高平台处理器的运行速率，但FPGA基带平台中其它硬件原型的速率仍然较低，这种结构的验证系统能够在一定程度上提高FPGA基带平台的射频数据处理速率，但仍然无法对如LTE系统下行数据业务这样的高速射频数据实现与射频系统的匹配处理；同时，这种方案的系统架构和ASIC设计已经有很大差异，导致在FPGA基带验证系统中的软件不能直接使用在ASIC芯片上，增加了芯片开发的难度和成本，并延长了芯片的软件开发周期。

发明内容

有鉴于此，本发明提出了一种FPGA基带平台射频数据处理装置、验证系统及验证方法，以实现FPGA基带平台与射频数据的速率匹配。

本发明的技术方案包括：

射频数据发生模块，包括基带系统和射频系统，用于执行通信业务测试例，产生射频数据；

数据采集模块，从所述射频数据发生模块采集数据，将采集的数据存储到数据存储模块；从所述数据存储模块读取数据；

数据桥接模块，对发送给FPGA基带平台的射频数据进行时序匹配，按照基带平台的时序要求将射频数据发送到FPGA基带平台；

数据存储模块，存储所述数据采集模块采集的数据；

控制模块，接收FPGA基带平台发送的启动信号和控制信息，启动数据采集模块从所述数据存储模块读取数据；

其中，所述时序匹配为将数据时序匹配为FPGA基带平台接口时序。

所述控制模块进一步包括：

数据处理启动单元，接收FPGA基带平台发送的FPGA基带平台控制信息和启动信号，根据启动信号启动数据采集模块从所述数据存储模块读取数据；

控制信息解析单元，解析FPGA基带平台发送的FPGA基带平台控制信息，获取FPGA基带平台控制参数。

优选的，所述装置进一步包括：

射频数据激励模块，根据FPGA基带平台控制参数对所述数据采集模块从所述数据存储系统中读取的射频数据进行激励处理；

优选的，所述装置进一步包括：