[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明整体涉及一种半导体器件及其制造方法，更具体地说涉及一种包括竖直沟道晶体管的半导体器件及其制造方法。

背景技术

通常，半导体作为基于导电率在材料分类上属于导体和非导体之间的中间范围内的材料，具有相似于纯的非导体的性质，但其导电率可以通过添加杂质或其它操作来提高。半导体材料通过添加杂质和连接器件部件而用于制造如晶体管等半导体器件。半导体装置是指使用这种具有各种功能的半导体器件制造的装置。半导体装置的典型实例是半导体存储装置。

半导体存储装置包括多个含有电容器和晶体管的单位单元（cell，又称为晶胞）。电容器用于存储数据，并且晶体管用于利用导电率根据状态而变化的半导体性质而响应控制信号（字线）在电容器和位线之间传输数据。晶体管具有三个部分，包括栅极、源极和漏极。电荷根据输入到栅极的控制信号在源极和漏极之间移动。电荷利用半导体性质在源极和漏极之间移动以通过沟道区。

当在半导体基板上制造常规晶体管时，在半导体基板上形成栅极，然后通过将杂质注入到半导体基板中来形成源极和漏极。在这种情况下，栅极下方的源极和漏极之间的空间是晶体管的沟道区。这种具有竖直沟道区的晶体管占据了半导体基板的特定面积。在复杂的半导体存储装置中，难以借助于半导体存储装置中所包括的多个晶体管来降低整体面积。

如果半导体存储装置的整体面积被降低，则可以增加每片晶片能制造的半导体存储装置的数量从而改善生产率。为了降低半导体存储装置的整体面积，已经建议出各种方法。其中一种方法使用具有竖直沟道区的竖直晶体管，而不是具有水平沟道区的常规水平晶体管。

在竖直晶体管中，源极和漏极形成在竖直延伸的柱的上部区域与下部区域，并且沟道沿着上下方向（竖直地）顺着柱形成在源极和漏极之间。竖直晶体管的优点是在比水平晶体管的面积狭小的面积中制造一个半导体单元。

发明内容

本发明旨在提供一种半导体器件及其制造方法，该制造方法包括在柱中形成位线以增加位线工序裕量和减小相邻位线之间的电容。

根据示例性实施例的一个方面，一种半导体器件包括：第一柱和第二柱，其均从半导体基板竖直地延伸，并且均包括竖直沟道区；第一位线，其位于所述第一柱和所述第二柱内的竖直沟道区的下方部分中；以及层间绝缘膜，其位于包括所述第一位线的所述第一柱和所述第二柱之间。

所述第一位线包括金属硅化物，并且所述金属硅化物包括钴硅化物（CoSi₂）。

所述第一位线设置在所述第一柱和所述第二柱的两侧处。

所述半导体器件还包括第二位线，所述第二位线位于所述第一柱和所述第二柱的侧壁处且与所述第一位线接触。

所述第二位线包括氮化钛（TiN）膜、钨（W）膜和氮化钨（WN）膜，或者具有包括从氮化钛（TiN）膜、钨（W）膜和氮化钨（WN）膜中选择的至少两者或更多者的叠层结构。

所述第二位线设置在所述第一柱和所述第二柱的两侧处。

所述半导体器件还包括：上接面区域，其位于所述第一柱和所述第二柱中的竖直沟道区的上方部分中；以及下接面区域，其位于所述第一柱和所述第二柱中的竖直沟道区的下方。

所述第一位线位于所述下接面区域内。

所述半导体器件还包括壁氧化物层，所述壁氧化物层位于所述第一柱和所述第二柱的表面上。所述壁氧化物层位于所述第一柱和所述第二柱的竖直沟道区和所述上接面区域处。

所述半导体器件还包括位于所述第一柱和所述第二柱的左侧表面和右侧表面上的间隔物。所述间隔物包括氮化物膜。

所述上接面区域和所述下接面区域是N型区域并且所述竖直沟道区是P型区域，或者所述上接面区域和所述下接面区域是P型区域并且所述竖直沟道区是N型区域。

所述半导体器件还包括氮化物膜，所述氮化物膜位于所述第一柱和所述第二柱的上部上。

所述层间绝缘膜包括：第一层间绝缘膜；以及第二层间绝缘膜，其位于所述第一层间绝缘膜的上部上。

所述第一柱和所述第二柱包括线图案。

所述半导体器件还包括栅极，所述栅极位于与所述竖直沟道区对应的区域中并延伸成与所述竖直沟道区接触。

所述半导体器件还包括电容器，所述电容器位于所述第一柱和所述第二柱的上方部分并且与所述上接面区域连接。

根据示例性实施例的一个方面，一种制造半导体器件的方法包括：在半导体基板上形成第一柱和第二柱；在所述第一柱和所述第二柱内形成第一位线；以及在包括所述第一位线的所述第一柱和所述第二柱之间形成层间绝缘膜。