[发明专利]在功率MOSFET内集成肖特基二极管

权利要求书

1.一种用于制备半导体器件的方法，包括：

a)利用第一掩膜，在衬底上制备若干沟槽，所述若干沟槽包括位于有源区中的有源栅极沟槽，位于含有有源栅极沟槽的有源区之外的截止区中的栅极滑道/截止沟槽以及屏蔽电极吸引沟槽，栅极滑道/截止沟槽包括一个或多个沟槽，所述一个或多个沟槽限定了位于含有有源栅极沟槽的有源区之外的区域中的台面结构；

b)在限定台面结构的一个或多个沟槽中，制备第一导电区；

c)利用第二掩膜，在限定台面结构的一个或多个沟槽中，制备一个中间电介质区以及一个截止保护区；

d)在限定台面结构的一个或多个沟槽中，制备第二导电区；

e)形成到第二导电区的第一电接触，在位于截止区中的屏蔽电极吸引沟槽中，形成到第一导电区的第二电接触，并且利用第三掩膜，在含有有源栅极沟槽的有源区外部的区域中，在截止沟槽之间形成的台面结构内，制备一个或多个肖特基二极管。

2.如权利要求1所述的方法，其特征在于，该方法还包括：

f)在器件上沉积一个金属层；并且

g)利用第四掩膜，用金属层制备源极金属区和栅极金属区。

3.如权利要求1所述的方法，其特征在于，该方法还包括在一个或多个截止沟槽中，制备非对称的侧壁。

4.如权利要求3所述的方法，其特征在于，制备非对称的侧壁包括切口刻蚀至少部分被第二掩膜覆盖的那部分氧化层。

5.如权利要求4所述的方法，其特征在于，非对称的侧壁包括第一侧壁和第二侧壁，第一侧壁具有比第二侧壁更厚的氧化层，第一侧壁更靠近肖特基二极管。

6.如权利要求1所述的方法，其特征在于，制备肖特基二极管包括在截止沟槽之间形成的台面结构的裸露表面上，沉积势垒金属。

7.如权利要求6所述的方法，其特征在于，台面结构的裸露表面是台面结构中所形成的势阱的裸露表面。

8.如权利要求1所述的方法，其特征在于，制备肖特基二极管包括进行深孔穴植入，以便在肖特基二极管有关的肖特基结下方，形成掺杂屏蔽区。

9.一种半导体器件，包括：

a)衬底上的若干沟槽，其包括位于有源区中的一个或多个有源栅极沟槽，以及位于含有有源栅极沟槽的有源区外部的截止区中的一个或多个栅极滑道/截止沟槽以及屏蔽栅极吸引沟槽，栅极滑道/截止沟槽包括一个或多个沟槽，所述一个或多个沟槽限定了位于含有有源栅极沟槽的有源区之外的区域中的台面结构；

b)形成于所述若干沟槽中的第一导电区；

c)形成于限定台面结构的一个或多个沟槽的至少一部分中的一个中间电介质区以及一个截止保护区；

d)形成于限定台面结构的一个或多个沟槽的至少一部分中的第二导电区，其中，第二导电区通过中间电介质区，与第一导电区电绝缘；以及

e)到第二导电区的第一电接触，在位于截止区中的屏蔽电极吸引沟槽中，到第一导电区的第二电接触，以及在台面结构内，形成的一个或多个肖特基二极管。

10.如权利要求9所述的半导体器件，其特征在于，该器件还包括连接到第一电接触的栅极金属区，以及连接到第二电接触的源极金属区，其中栅极金属区域与源极金属区电绝缘。

11.如权利要求9所述的半导体器件，其特征在于，所述肖特基二极管包括位于台面结构的裸露表面上的势垒金属。

12.如权利要求11所述的半导体器件，其特征在于，所述台面结构的裸露表面是在台面结构中所形成的势阱的裸露表面。

13.如权利要求9所述的半导体器件，其特征在于，所述肖特基二极管包括深孔穴植入，以便在肖特基二极管有关的肖特基结下方，形成掺杂屏蔽区。

14.如权利要求9所述的半导体器件，其特征在于，一个或多个肖特基二极管位于有源器件的第一和第二邻近组之间的封闭晶胞结构中。

15.如权利要求14所述的半导体器件，其特征在于，一个或多个肖特基二极管形成在比有源器件的台面结构更宽的肖特基台面结构上，一个或多个有源器件就形成在有源器件台面结构上。

16.如权利要求9所述的半导体器件，其特征在于，一个或多个肖特基二极管位于有源器件的第一和第二邻近组之间的带状晶胞结构中。

17.如权利要求16所述的半导体器件，其特征在于，一个或多个肖特基二极管形成在比有源器件的台面结构更宽的肖特基台面结构上，一个或多个有源器件就形成在有源器件台面结构上。