[发明专利]一种同步通信装置及其控制方法

说明书

技术领域

本发明属于基于微控制器的电子产品的技术领域，特别是涉及一种同步通信装置及其控制方法。

背景技术

现有的电子产品在比较复杂的电子控制系统中，往往集成了多个微控制器。它们各司其职，分别处理各自的功能。微控制器之间经常有信息交换的需要，此时就要求参与通信的微控制器有统一的通信接口。通信接口分为同步通信和异步通信两种。对于同步通信，要求通信双方共享一个同步时钟信号，比如SPI通信接口、IIC通讯接口。而对于异步通信，因没有同步信号，则要求通信双方的收发时序高度一致，且对起始信号和停止信号都有严格的要求，UART接口是较为常见的异步通信接口。

一般的SPI通信接口包含了如下通信总线：若干根CS片选信号线、一根CLOCK时钟线、一根MISO数据线和一根MOSI数据线。MISO数据线是主机的数据接收线，同时也是从机的数据发送线。而MOSI数据线是主机的数据发送线，同时也是从机的数据接收线。

若一个主机对应N个从机，则需N根CS片选信号线。当主机需访问某个从机时，对应的CS片选信号线拉低，其他的CS片选线则保持高电平，以此表明一帧新的通信开始。

然而，这样传统的一对一的SPI通信接口存在如下的缺点：首先，通信中必须保留CS片选信号线，当微控制器的GPIO比较紧张时，这样的要求难以满足。其次，主机的发送数据和接收数据，或从机的发送数据和接收数据，不是同时进行的，这样就限制了通信的带宽，使得通信接口难以满足实时性要求高或者数据量比较庞大的应用的需要。

发明内容

本发明的一个发明目的在于克服现有技术的缺点与不足， 提供一种以较少的通信总线而又能获得更高通信带宽的一对一的同步通信装置。

本发明另一个发明目的在于克服现有技术的缺点与不足， 提供一种以较少的通信总线而又能获得更高通信带宽的一对一的同步通信控制方法。

为了实现上述第一个发明目的，本发明采用的技术方案如下：

一种同步通信装置，包括第一通讯端和至少一个的第二通讯端，所述第一通讯端控制第二通讯端，所述第一通讯端和第二通讯端均设有同步通信端口，所述第一通讯端和第二通讯端通过同步通信端口进行连接，所述同步通信端口包括：同步端口、数据接收端口和数据发送端口，其中第一通讯端的数据接收端口与第二通讯端的数据发送端口连接，第一通讯端的哦数据发送端与第二通讯端的数据接收端连接，所述数据发送端口在同步端口输出的同步信号由高电平转向低电平时进行发送数据，所述数据接收端口在同步信号由低电平转向高电平时进行接收数据。

为了实现上述第二个发明目的，本发明采用的技术方案如下：

一种同步通信控制方法，包括第一通讯端和至少一个的第二通讯端，所述第一通讯端控制第二通讯端，包括以下步骤：

检测同步信号的步骤；

检测通信发生的信号的步骤；

进行通信的步骤；

所述进行通信的步骤包括：在检测到通信发生的信号后，在同步信号由高电平转向低电平时进行发送数据的步骤，在同步信号由低电平转向高电平时进行接收数据的步骤。

进一步地，所述检测通信发生的信号的步骤具体为：检测同步信号在时间T内是否始终保持在高电平，若是则判断为通讯发生，若否则不进行通讯。

进一步地，在进行通信的步骤，每次接收和发送的数据的大小为1bit。

进一步地，所述发送和接收的数据由命令字节、数据域字节数、数据域和校验和组成。

进一步地，所述的通信的步骤中，每次通信的数据总量取决于本次通信中第一通讯端发送的数据帧字节数和上次通信中第二通讯端发送的数据帧字节数的较大者。进一步地，所述第一通讯端首次向第二通讯端发送数据时均重复发送一次，第二通讯端首次发送的数据为无效数据。

进一步地，第二通讯端发送的数据均为对第一通讯端发送的数据的应答。

与现有技术相比，本发明具有以下优点：

本发明减少了通信总线，同时通过主从机均在CLOCK时钟的下降沿发送1bit数据，在CLOCK时钟的上升沿接收1bit数据，提高了通信带宽。因而这种新型的同步通信装置及其控制方法扩展了传统SPI接口的应用范围，特别适用于一对一的同步通信装置。

附图说明

图1为同步通信装置接口的原理图；

图2为同步通信的时序； 

图3为同步通信帧的数据结构；

图4为实施例主机1收发数据流程图；

图5为实施例从机2解析数据流程图；