[发明专利]半导体集成器件及其制作方法

权利要求书

1.一种半导体集成器件制作方法，其特征在于，包括：

提供基底，所述基底包括有源区和隔离区、覆盖所述有源区和隔离区表面的电阻形成层和覆盖所述电阻形成层表面的牺牲层；

去除部分牺牲层材料和电阻形成层材料，以在所述有源区表面上形成伪栅，在所述隔离区表面上形成电阻，其中，所述伪栅包括部分电阻形成层材料及位于其表面上的牺牲层材料，所述电阻仅包括部分电阻形成层材料，所述电阻的表面高度低于所述伪栅的表面高度；

在基底表面上形成第一介质层；

平坦化所述第一介质层，仅暴露出所述伪栅表面；

以所述第一介质层为掩膜，去除伪栅区域的电阻形成层材料和牺牲层材料，在所述第一介质层表面内形成金属栅开口；

填充所述金属栅开口，得到金属栅极。

2.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述金属栅极的厚度为所述电阻厚度的1.1倍-2倍。

3.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述牺牲层的材料为对所述电阻形成层材料的刻蚀选择比高于10:1的材料。

4.根据权利要求3所述的半导体集成器件制作方法，其特征在于，所述电阻形成层材料为多晶硅或掺杂的多晶硅，所述电阻形成层的厚度为

5.根据权利要求4所述的半导体集成器件制作方法，其特征在于，所述牺牲层材料为SiGe或掺杂的SiGe。

6.根据权利要求5所述的半导体集成器件制作方法，其特征在于，所述牺牲层的厚度为

7.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述在基底表面上形成第一介质层的过程具体为：

在基底表面上形成阻挡层，所述阻挡层覆盖所述伪栅表面和电阻表面；

在所述阻挡层表面上形成所述第一介质层。

8.根据权利要求7所述的半导体集成器件制作方法，其特征在于，所述阻挡层的材料为氮化硅，所述阻挡层的厚度为

9.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述基底还包括位于所述有源区表面上的衬垫氧化层，所述衬垫氧化层材料为氧化硅。

10.根据权利要求9所述的半导体集成器件制作方法，其特征在于，所述在所述有源区表面上形成伪栅，在所述隔离区表面上形成电阻的过程具体为：

采用光刻工艺在所述牺牲层表面上形成具有隔离区图形的第一感光层，以具有隔离区图形的第一感光层为掩膜，去除所述隔离区表面上的全部牺牲层材料，暴露出所述隔离区表面上的电阻形成层材料；

去除所述第一感光层；

采用光刻工艺在牺牲层表面上和所述电阻形成层表面上形成具有伪栅图形和电阻图形的第二感光层，以具有伪栅图形和电阻图形的第二感光层为掩膜，去除未被所述第二感光层覆盖的牺牲层材料和电阻形成层材料，暴露出所述衬垫氧化层材料，形成所述伪栅和电阻。

11.根据权利要求5述的半导体集成器件制作方法，其特征在于，所述去除部分牺牲层材料的工艺为：等离子刻蚀工艺或化学试剂刻蚀工艺。

12.根据权利要求11所述的半导体集成器件制作方法，其特征在于，所述等离子刻蚀工艺中采用的气体为热HCl气体。

13.根据权利要求1所述的半导体集成器件制作方法，其特征在于，所述填充所述金属栅开口，得到金属栅极的过程为：

在所述金属栅开口的底部和侧壁形成栅介质层；

在金属栅开口内填充栅金属，直至填满所述金属栅开口，形成栅金属层；

去除所述第一介质层表面上的栅金属层材料，使所述第一介质层表面齐平，得到所述金属栅极。

14.根据权利要求13所述的半导体集成器件制作方法，其特征在于，所述栅介质层材料为高K材料。

15.根据权利要求14所述的半导体集成器件制作方法，其特征在于，所述栅介质层材料为氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、和铌酸铅锌中的至少一种。

16.根据权利要求13所述的半导体集成器件制作方法，其特征在于，所述栅金属层为单一覆层或多层堆叠结构。