[发明专利]一种基于并行数据通道的数字信号处理器

权利要求书

1.一种基于并行数据通道的数字信号处理器，其特征在于，所述数字信号处理器的并行数据通道依次包括并行乘法单元，并行运算单元组，及并行累加单元三层硬件，其中：

所述并行乘法单元，由多个并行乘法器构成，用于执行多路实数乘法或者复数乘法，该并行乘法单元层可执行旁路操作；

所述并行运算单元组，包括多个算术逻辑单元，为由多级算术逻辑通道及由每层之间所述多个算术逻辑单元互联构成的交换网络连接，每一级算术逻辑通道由多个并行算术逻辑单元执行并行算术逻辑操作，上一级算术逻辑通道的运算结果可通过构成的所述交换网络传递至下一级算术逻辑通道，每个算术逻辑单元用于进行加法、减法、比较、移位，或绝对值操作，该并行运算单元组层可执行旁路操作；

所述并行累加单元，由多个并行累加单元构成，用于执行累加和后处理操作。

2.如权利要求1所述数字信号处理器，其特征在于，所述并行乘法单元还包括操作数转发电路，用于进行指数运算。

3.如权利要求1所述数字信号处理器，其特征在于，所述并行运算单元组的交换网络由数据选择器组构成。

4.如权利要求3所述数字信号处理器，其特征在于，所述上一级算术逻辑通道的运算结果可通过构成的所述交换网络传递至下一级算术逻辑通道，包括：

所述上一级算术逻辑通道的运算结果可通过构成的所述交换网络，利用所述数据选择器组交换数据以传递至下一级算术逻辑通道。

5.如权利要求1所述数字信号处理器，其特征在于，所述多级算术逻辑通道包括三层算术逻辑通道。

6.如权利要求1所述数字信号处理器，其特征在于，所述并行乘法单元由2N个并行乘法器构成，其中，N为大于或等于2的自然数。

7.如权利要求6所述数字信号处理器，其特征在于，所述并行运算单元组由3N个算术逻辑单元构成，该并行运算单元组包括三层算术逻辑通道，每一层算术逻辑通道分别包括N个算术逻辑单元。

8.如权利要求7所述数字信号处理器，其特征在于，所述并行累加单元由N个并行累加单元构成。

9.一种基于并行数据通道的数字信号处理器，其特征在于，所述数字信号处理器的并行数据通道包括并行运算单元组，其中：

所述并行运算单元组，包括多个算术逻辑单元，为由多级算术逻辑通道及由每层之间所述多个算术逻辑单元互联构成的交换网络连接，每一级算术逻辑通道由多个并行算术逻辑单元执行并行算术逻辑操作，上一级算术逻辑通道的运算结果可通过构成的所述交换网络传递至下一级算术逻辑通道，每个算术逻辑单元用于进行加法、减法、比较、移位，或绝对值操作，该并行运算单元组层可执行旁路操作。

10.如权利要求9所述数字信号处理器，其特征在于，所述并行运算单元组的交换网络由数据选择器组构成；所述上一级算术逻辑通道的运算结果可通过构成的所述交换网络传递至下一级算术逻辑通道，包括：所述上一级算术逻辑通道的运算结果可通过构成的所述交换网络，利用所述数据选择器组交换数据以传递至下一级算术逻辑通道。